講演抄録/キーワード |
講演名 |
2010-06-22 15:15
作製後における電子局在注入による非対称パスゲートトランジスタ及びしきい値圧ばらつき自己修復機能を有する6トランジスタ型SRAMとその読み出し時安定性の向上 ○宮地幸祐・田中丸周平・本田健太郎(東大)・宮野信治(半導体理工学研究センター)・竹内 健(東大) SDM2010-44 エレソ技報アーカイブへのリンク:SDM2010-44 |
抄録 |
(和) |
本論文ではSRAMセルの安定性を自己修復するように一方のパスゲートトランジスタのゲート絶縁膜中に局所的に電子を注入することでSRAMの読み出しの安定性を70%向上させる手法を提案する.本提案手法は電子注入を多数のセルにおいて同時に行うことが可能である.また,電子はパスゲートトランジスタの記憶保持ノード側の接合端付近の絶縁膜中に局所的に注入されるため,しきい値電圧が読み出し時と書き込み時に非対称なパスゲートトランジスタになっており,書き込み特性の劣化なくスタティックノイズマージンを24%向上することができる.本手法はチップ作製後に電子注入を行うためプロセスの追加やセル面積の増加がない. |
(英) |
A VTH mismatch self-repair scheme in 6T-SRAM with asymmetric PG transistor by post-process local electron injection is proposed. The asymmetric VTH shift is doubled from the conventional scheme without process and area penalty. Measurement results show 24% increase in SNM without write degradation by the asymmetric PG transistor. 70% read margin enhancement is achieved by the proposed scheme. |
キーワード |
(和) |
SRAM / VTHばらつき / 非対称パスゲートトランジスタ / 読み出し安定性 / 自己修復 / ゼロプロセスコスト / デバイス作製後 / 電子局在注入 |
(英) |
SRAM / VTH variation / asymmetric pass gate transistor / read margin / self-repair / zero-cost / post-process / local electron injection |
文献情報 |
信学技報, vol. 110, no. 90, SDM2010-44, pp. 61-65, 2010年6月. |
資料番号 |
SDM2010-44 |
発行日 |
2010-06-15 (SDM) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
SDM2010-44 エレソ技報アーカイブへのリンク:SDM2010-44 |