お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-06-11 10:40
インペインティングに基づく実時間デインタレース処理のハードウェアアーキテクチャ
前野達生阪大)・筒井 弘京大)・尾上孝雄阪大SIS2010-16
抄録 (和) 本稿では,1080i60 の動画像に対してリアルタイム処理が可能な,インペインティングに基づくデインタレース処理のハードウェアアーキテクチャを提案する.テレビ放送映像形式や DVD の記録形式として採用されているインタレース動画像は,液晶ディスプレイなどにおいてプログレッシブ方式で表示する際に,デインタレースと呼ばれる処理によりプログレッシブ形式に変換する必要がある.この処理を液晶ディスプレイなどに組み込む際には,リアルタイム処理できることが必須となる.デインタレース処理の手法は様々なものがあるが,インペインティングに基づく手法は,デインタレース処理における補間を最短路探索により最適化することにより,従来の動き補償を用いた手法とは異なり,動き検出を必要としない.そのため提案アーキテクチャは,動き補償を用いたデインタレース処理のハードウェア実装に比べて,メモリ容量の削減が期待できる.提案アーキテクチャはその内部の並列度により出力画質と回路規模が変化する.本稿ではこの並列度についての評価も行った.この評価に基づき,画質劣化を抑えつつ回路規模がなるべく小さくなる構成をとった場合,提案アーキテクチャの回路規模は 942,998 ゲート,必要となるメモリ容量は 399 Kbit であった. 
(英) In this paper, we propose a novel hardware architecture for inpainting-based deinterlacing method, which can convert 1080i60 video data to 1080p60 in real-time. Interlaced video sequences are widely used for digital terrestrial television and camcorders. However, they cannot be displayed directly on LCDs, which display video sequences by progressive scanning. Therefore, it is necessary to convert video sequences from interlaced format to progressive format. Recently proposed inpainting-based deinterlacing uses cost optimization to interpolate missing lines, which can be solved likely shortest path problem. Since this method does not require motion estimation, it is expected that implementations of this method require smaller amount of memory bits compared to methods based on motion compensation. In this paper, the number of processing elements in our architecture, which affects both converted video quality and hardware cost, is evaluated. When the number of processing elements which gives best video quality with reasonable hardware cost is used, the gate count of the proposed architecture is 942,998, and required memory size is 399 Kbit.
キーワード (和) デインタレース / IP変換 / リアルタイム処理 / インペインティング / / / /  
(英) Deinterlace / IP conversion / Real-time processing / Inpainting / / / /  
文献情報 信学技報, vol. 110, no. 74, SIS2010-16, pp. 87-92, 2010年6月.
資料番号 SIS2010-16 
発行日 2010-06-03 (SIS) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード SIS2010-16

研究会情報
研究会 SIS  
開催期間 2010-06-10 - 2010-06-11 
開催地(和) 網走市民会館中会議室 
開催地(英) Abashiri Public Auditorium 
テーマ(和) スマートパーソナルシステム,一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 SIS 
会議コード 2010-06-SIS 
本文の言語 日本語 
タイトル(和) インペインティングに基づく実時間デインタレース処理のハードウェアアーキテクチャ 
サブタイトル(和)  
タイトル(英) Hardware Implementation of Real-time Deinterlacing based on Inpainting 
サブタイトル(英)  
キーワード(1)(和/英) デインタレース / Deinterlace  
キーワード(2)(和/英) IP変換 / IP conversion  
キーワード(3)(和/英) リアルタイム処理 / Real-time processing  
キーワード(4)(和/英) インペインティング / Inpainting  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 前野 達生 / Tatsuo Maeno / マエノ タツオ
第1著者 所属(和/英) 大阪大学 (略称: 阪大)
Osaka University (略称: Osaka Univ.)
第2著者 氏名(和/英/ヨミ) 筒井 弘 / Hiroshi Tsutsui / ツツイ ヒロシ
第2著者 所属(和/英) 京都大学 (略称: 京大)
Kyoto University (略称: Kyoto Univ.)
第3著者 氏名(和/英/ヨミ) 尾上 孝雄 / Takao Onoye / オノエ タカオ
第3著者 所属(和/英) 大阪大学 (略称: 阪大)
Osaka University (略称: Osaka Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2010-06-11 10:40:00 
発表時間 25分 
申込先研究会 SIS 
資料番号 SIS2010-16 
巻番号(vol) vol.110 
号番号(no) no.74 
ページ範囲 pp.87-92 
ページ数
発行日 2010-06-03 (SIS) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会