講演抄録/キーワード |
講演名 |
2010-05-13 15:20
FeRAMを用いた不揮発リコンフィギャラブルロジックデバイスの試作 ○古賀正紘・飯田全広・尼崎太樹(熊本大)・市田善信・佐治満朗・飯田 淳(ローム)・末吉敏則(熊本大) RECONF2010-5 |
抄録 |
(和) |
FPGAのようなRLDは製造後に実装する回路を変更できる利点を持つが,組込みシステム向けの System on Chip (SoC) で用いるためには消費電力が問題となっている.消費電力削減技術の1つにパワーゲートがある.しかし SRAM を用いた RLD の場合,コンフィグレーションメモリや FF のデータを退避させる必要があるため,適応することは難しい.
本論文では,我々が開発した Ferroelectric random access memory (FeRAM) ベースのRLDについて述べる.チップは論理ブロックに 粒度可変論理セル (VGLC) を,コンフィグレーションメモリには 不揮発 FlipFlop を用いた.不揮発 FFはFeRAMとFF,そしてコントロール回路から構成される.不揮発FFはチップの電源の投入/遮断を検知し,FFとFeRAM間でデータを自動で退避/復帰する.データの退避/復帰に必要な時間は 1~ms 以下となり,総面積は18 $\times$ 18の論理ブロックを実装して 54.76mm$^2$となった. |
(英) |
An advantage of a RLD such as an FPGA is that it can be customized after being manufactured. However, there is a problem related to standby power when using it in SoC used in embedded systems. Power gating, which is one of the power reduction techniques, is difficult to use in SRAM-based RLDs because of the high overhea and SRAM being volatile.
In this paper, we describe a chip that we developed --- a reconfigurable
logic chip based on FeRAM technology. The chip uses a variable grain logic cell as a logic block. A NV-FF (Non-Volatile FlipFlop), which contains FeRAM, a FF, and power-gating control circuits, is used as
configuration memory. The NV-FF can transmit data between FeRAM and FF automatically when power to the chip is turned off/on. The hibernate/restore time is less than 1 ms. The chip has 18 $\times$ 18 logic blocks and an area of 54.76 mm$^2$. |
キーワード |
(和) |
チップ試作 / リコンフィギャラブルロジック / 不揮発メモリ / パワーゲーティング / / / / |
(英) |
Prototype / Reconfigurable logic / Power gating / Non-volatile memory / / / / |
文献情報 |
信学技報, vol. 110, no. 32, RECONF2010-5, pp. 25-30, 2010年5月. |
資料番号 |
RECONF2010-5 |
発行日 |
2010-05-06 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2010-5 |