お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-05-13 15:20
FeRAMを用いた不揮発リコンフィギャラブルロジックデバイスの試作
古賀正紘飯田全広尼崎太樹熊本大)・市田善信佐治満朗飯田 淳ローム)・末吉敏則熊本大RECONF2010-5
抄録 (和) FPGAのようなRLDは製造後に実装する回路を変更できる利点を持つが,組込みシステム向けの System on Chip (SoC) で用いるためには消費電力が問題となっている.消費電力削減技術の1つにパワーゲートがある.しかし SRAM を用いた RLD の場合,コンフィグレーションメモリや FF のデータを退避させる必要があるため,適応することは難しい.

本論文では,我々が開発した Ferroelectric random access memory (FeRAM) ベースのRLDについて述べる.チップは論理ブロックに 粒度可変論理セル (VGLC) を,コンフィグレーションメモリには 不揮発 FlipFlop を用いた.不揮発 FFはFeRAMとFF,そしてコントロール回路から構成される.不揮発FFはチップの電源の投入/遮断を検知し,FFとFeRAM間でデータを自動で退避/復帰する.データの退避/復帰に必要な時間は 1~ms 以下となり,総面積は18 $\times$ 18の論理ブロックを実装して 54.76mm$^2$となった. 
(英) An advantage of a RLD such as an FPGA is that it can be customized after being manufactured. However, there is a problem related to standby power when using it in SoC used in embedded systems. Power gating, which is one of the power reduction techniques, is difficult to use in SRAM-based RLDs because of the high overhea and SRAM being volatile.

In this paper, we describe a chip that we developed --- a reconfigurable
logic chip based on FeRAM technology. The chip uses a variable grain logic cell as a logic block. A NV-FF (Non-Volatile FlipFlop), which contains FeRAM, a FF, and power-gating control circuits, is used as
configuration memory. The NV-FF can transmit data between FeRAM and FF automatically when power to the chip is turned off/on. The hibernate/restore time is less than 1 ms. The chip has 18 $\times$ 18 logic blocks and an area of 54.76 mm$^2$.
キーワード (和) チップ試作 / リコンフィギャラブルロジック / 不揮発メモリ / パワーゲーティング / / / /  
(英) Prototype / Reconfigurable logic / Power gating / Non-volatile memory / / / /  
文献情報 信学技報, vol. 110, no. 32, RECONF2010-5, pp. 25-30, 2010年5月.
資料番号 RECONF2010-5 
発行日 2010-05-06 (RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード RECONF2010-5

研究会情報
研究会 RECONF  
開催期間 2010-05-13 - 2010-05-14 
開催地(和) 長崎温泉 やすらぎ伊王島 (長崎市伊王島町) 
開催地(英)  
テーマ(和) リコンフィギャラブルシステム,一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2010-05-RECONF 
本文の言語 日本語 
タイトル(和) FeRAMを用いた不揮発リコンフィギャラブルロジックデバイスの試作 
サブタイトル(和)  
タイトル(英) First Prototype Chip of a Non-Volatile Reconfigurable Logic using FeRAM Cells 
サブタイトル(英)  
キーワード(1)(和/英) チップ試作 / Prototype  
キーワード(2)(和/英) リコンフィギャラブルロジック / Reconfigurable logic  
キーワード(3)(和/英) 不揮発メモリ / Power gating  
キーワード(4)(和/英) パワーゲーティング / Non-volatile memory  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 古賀 正紘 / Masahiro Koga / コガ マサヒロ
第1著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第2著者 氏名(和/英/ヨミ) 飯田 全広 / Masahiro Iida / イイダ マサヒロ
第2著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第3著者 氏名(和/英/ヨミ) 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ
第3著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第4著者 氏名(和/英/ヨミ) 市田 善信 / Yoshinobu Ichida / イチダ ヨシノブ
第4著者 所属(和/英) ローム株式会社 (略称: ローム)
ROHM Co., Ltd. (略称: ROHM)
第5著者 氏名(和/英/ヨミ) 佐治 満朗 / Mitsuro Saji / サジ ミツロウ
第5著者 所属(和/英) ローム株式会社 (略称: ローム)
ROHM Co., Ltd. (略称: ROHM)
第6著者 氏名(和/英/ヨミ) 飯田 淳 / Jun Iida / イイダ ジュン
第6著者 所属(和/英) ローム株式会社 (略称: ローム)
ROHM Co., Ltd. (略称: ROHM)
第7著者 氏名(和/英/ヨミ) 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ
第7著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2010-05-13 15:20:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 RECONF2010-5 
巻番号(vol) vol.110 
号番号(no) no.32 
ページ範囲 pp.25-30 
ページ数
発行日 2010-05-06 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会