講演抄録/キーワード |
講演名 |
2010-04-23 11:25
[招待講演]高速メモリインターフェース ~ DDR/GDDR-DRAM ~ ○高井康浩(エルピーダメモリ) ICD2010-15 エレソ技報アーカイブへのリンク:ICD2010-15 |
抄録 |
(和) |
DDR/GDDR-DRAMの高速メモリインタフェースにおいて、制約の多いプロセス・デバイス技術で10Gb/s近いデータ転送速度を低消費電力で実現するために、DRAM特有のDLLやPLL、シグナルインテグリティ技術が数多く報告されている。3Dチップスタックも次世代の有力候補として注目されている。本講演では、高性能・低電力インタフェース回路を基礎から最先端技術まで概観し、将来技術動向の洞察を行う。 |
(英) |
(Not available yet) |
キーワード |
(和) |
DDR-SDRAM / GDDR-SGRAM / DLL / PLL / シグナルインテグリティ技術 / 3Dチップスタック / / |
(英) |
DDR-SDRAM / GDDR-SGRAM / DLL / PLL / signal integrity / 3D chip stack / / |
文献情報 |
信学技報, vol. 110, no. 9, ICD2010-15, pp. 81-82, 2010年4月. |
資料番号 |
ICD2010-15 |
発行日 |
2010-04-15 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2010-15 エレソ技報アーカイブへのリンク:ICD2010-15 |