お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-03-27 14:50
タスクスイッチによって生じるキャッシュメモリの性能オーバーヘッドの定量的評価
芹澤光範豊橋技科大)・杉原 真豊橋技科大/JSTCPSY2009-85 DC2009-82
抄録 (和) 現在のコンピュータシステムにおいて,高速な処理を行うためのキャッシュメモリの導入及び,複数のタスクを切り替えながら実行するマルチタスク処理が必要不可欠なものとなっている.マルチタスク処理においてタスクスイッチ時にダーティラインを主記憶へ退避させる必要がある.本研究では,性能オーバーヘッドを低減することでプロセッサの性能が向上すると考え,性能オーバーヘッドの原因となるキャッシュメモリ中のダーティラインに着目する.タスクスイッチによる性能オーバーヘッドを実験的に知ることで,性能オーバーヘッドを低減させるスケジューリングが開発可能となると考えられる.本稿では,タスクスイッチ実験を行い,タスクスイッチによって追い出されるダーティラインに起因する性能オーバーヘッドの定量的評価を行った.実験の結果,性能オーバーヘッドはプログラム及び,タイムスライスの影響を受け,タスクスイッチを行わなかった場合よりも最大で37%程度の実行サイクルが増加することが分かった. 
(英) In the state-of-the-art computer systems trend, it is indispensable to have cache memory for high-speed processing,
and multitask processing which executes multiple tasks by switching.
With multitasking, it is necessary for data of a preceding task in a cache memory to evacuate to a main memory at the time of task switching.
In this research, based on the idea that the performance of processors will be improved by decreasing performance overhead, dirty lines in cache memories, which are the cause of performance overhead, are to be focused.
The quantitative evaluation of performance overhead caused by the dirty lines expelled by task switching was conducted.
As a result, it was found out that the performance overhead was influenced by the programs, the time slices and the execution cycles increased 37 percent compared to the cases where task switching did not occur.
キーワード (和) キャッシュメモリ / タスクスイッチ / ダーティライン / 性能オーバーヘッド / / / /  
(英) cache memory / task switching / dirty line / performance overhead / / / /  
文献情報 信学技報, vol. 109, no. 474, CPSY2009-85, pp. 303-308, 2010年3月.
資料番号 CPSY2009-85 
発行日 2010-03-19 (CPSY, DC) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPSY2009-85 DC2009-82

研究会情報
研究会 CPSY DC IPSJ-SLDM IPSJ-EMB IPSJ-UBI IPSJ-MBL  
開催期間 2010-03-26 - 2010-03-28 
開催地(和) 八丈シーパークリゾート 
開催地(英)  
テーマ(和) 組込み技術とネットワークに関するワークショップ ETNET2010 
テーマ(英)  
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2010-03-CPSY-DC-SLDM-EMB-UBI-MBL 
本文の言語 日本語 
タイトル(和) タスクスイッチによって生じるキャッシュメモリの性能オーバーヘッドの定量的評価 
サブタイトル(和)  
タイトル(英) Quantitative Evaluation of Task-Switching Overhead in Cache Memory 
サブタイトル(英)  
キーワード(1)(和/英) キャッシュメモリ / cache memory  
キーワード(2)(和/英) タスクスイッチ / task switching  
キーワード(3)(和/英) ダーティライン / dirty line  
キーワード(4)(和/英) 性能オーバーヘッド / performance overhead  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 芹澤 光範 / Mitsunori Serizawa / セリザワ ミツノリ
第1著者 所属(和/英) 豊橋技術科学大学 (略称: 豊橋技科大)
Toyohashi University of Technology (略称: TUT)
第2著者 氏名(和/英/ヨミ) 杉原 真 / Makoto Sugihara / スギハラ マコト
第2著者 所属(和/英) 豊橋技術科学大学 (略称: 豊橋技科大/JST)
Toyohashi University of Technology (略称: TUT)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2010-03-27 14:50:00 
発表時間 20 
申込先研究会 CPSY 
資料番号 IEICE-CPSY2009-85,IEICE-DC2009-82 
巻番号(vol) IEICE-109 
号番号(no) no.474(CPSY), no.475(DC) 
ページ範囲 pp.303-308 
ページ数 IEICE-6 
発行日 IEICE-CPSY-2010-03-19,IEICE-DC-2010-03-19 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会