講演抄録/キーワード |
講演名 |
2010-03-27 16:00
NoCを利用した特定用途向けシステムのスループットを向上するIPコアトポロジ決定手法 ○打越 寛(豊橋技科大)・杉原 真(豊橋技科大/JST) CPSY2009-88 DC2009-85 |
抄録 |
(和) |
半導体微細化の進行に起因して,配線遅延がゲート遅延よりも相対的に増加している.
今後はオンチップ通信にかかる時間が性能を決定づけると考えられる.
Network-on-Chip (NoC) は.短い配線で接続した接続構造を持つ通信アーキテクチャである.
本稿は,特定用途向けシステムにNoCを応用する事を考え,設計に利用するIPコアとNoCによってスループットを向上する手法を提案する.
通信スループットの定式化を行い,通信スループットを最大化するIPコア割当てを求める手法を提案する.
NoCシミュレータによる実験の結果,提案手法によって求めたIPコア割当てが高い通信スループットを実現する事を確認した. |
(英) |
The continuous effort in shrinking the size of a transistor causes a wire delay to increase relatively faster than a gate delay.
On-chip communication will be a major factor to determine the performance of a computer system.
Network-on-Chip is one of a communication architecture that interconnect with shortly link.
This paper proposes a design technique for embedded systems which uses a regular network topology as a communication topology and automatically maps IP cores onto the topology so that the high communication throughput is achieved.
Our design technique formulate communication throughput, then decide an IP core topology that maximize communication throughput.
We also experimintally confirmed that out design technique achieved high communication throughput. |
キーワード |
(和) |
ネットワークオンチップ / 特定用途向けシステム / スループット向上 / IPコア / トポロジ / 最適化 / / |
(英) |
Network-on-Chip / Embedded system / throughput / IP core / topology / optimization / / |
文献情報 |
信学技報, vol. 109, no. 474, CPSY2009-88, pp. 321-326, 2010年3月. |
資料番号 |
CPSY2009-88 |
発行日 |
2010-03-19 (CPSY, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2009-88 DC2009-85 |
研究会情報 |
研究会 |
CPSY DC IPSJ-SLDM IPSJ-EMB IPSJ-UBI IPSJ-MBL |
開催期間 |
2010-03-26 - 2010-03-28 |
開催地(和) |
八丈シーパークリゾート |
開催地(英) |
|
テーマ(和) |
組込み技術とネットワークに関するワークショップ ETNET2010 |
テーマ(英) |
|
講演論文情報の詳細 |
申込み研究会 |
CPSY |
会議コード |
2010-03-CPSY-DC-SLDM-EMB-UBI-MBL |
本文の言語 |
日本語 |
タイトル(和) |
NoCを利用した特定用途向けシステムのスループットを向上するIPコアトポロジ決定手法 |
サブタイトル(和) |
|
タイトル(英) |
A Topology Decision Approach of IP Cores for Throughput Improvement of Application Specific NoC System |
サブタイトル(英) |
|
キーワード(1)(和/英) |
ネットワークオンチップ / Network-on-Chip |
キーワード(2)(和/英) |
特定用途向けシステム / Embedded system |
キーワード(3)(和/英) |
スループット向上 / throughput |
キーワード(4)(和/英) |
IPコア / IP core |
キーワード(5)(和/英) |
トポロジ / topology |
キーワード(6)(和/英) |
最適化 / optimization |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
打越 寛 / Hiroshi Uchikoshi / ウチコシ ヒロシ |
第1著者 所属(和/英) |
豊橋技術科学大学 (略称: 豊橋技科大)
Toyohashi University of Technology (略称: TUT) |
第2著者 氏名(和/英/ヨミ) |
杉原 真 / Makoto Sugihara / スギハラ マコト |
第2著者 所属(和/英) |
豊橋技術科学大学/独立行政法人科学技術振興機構 (略称: 豊橋技科大/JST)
Toyohashi University of Technology/JST (略称: TUT/JST) |
第3著者 氏名(和/英/ヨミ) |
/ / |
第3著者 所属(和/英) |
(略称: )
(略称: ) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2010-03-27 16:00:00 |
発表時間 |
20分 |
申込先研究会 |
CPSY |
資料番号 |
CPSY2009-88, DC2009-85 |
巻番号(vol) |
vol.109 |
号番号(no) |
no.474(CPSY), no.475(DC) |
ページ範囲 |
pp.321-326 |
ページ数 |
6 |
発行日 |
2010-03-19 (CPSY, DC) |