お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-03-12 13:30
順序回路の形式的検証におけるフォールスネガティブ削減のための回路変換
尾野紀博中村一博高木一義高木直史名大VLD2009-125
抄録 (和) 本研究では、 回路変換を行うことにより、本来初期状態から到達不能であるため仕様違反ではない動作を誤検出されないように変更することで、フォールスネガティブを削減する手法を提案する。本手法では、回路が正しい動作をしている間は常に成り立っている不変条件が成り立たない到達不能状態において、誤検出が発生することに着目する。これにより、誤検出が減ることで、検証の高速化が期待できる。 
(英) This paper proposes a reducing method of false negatives by the circuit conversion. We focus that the false negatives occur on unreachable states where the invariable conditions are false. The formal verification of sequential circuit will be able to speed up by reducing false negatives.
キーワード (和) フォールスネガティブ / 形式的検証 / 回路変換 / / / / /  
(英) false negative / formal verification / circuit conversion / / / / /  
文献情報 信学技報, vol. 109, no. 462, VLD2009-125, pp. 157-162, 2010年3月.
資料番号 VLD2009-125 
発行日 2010-03-03 (VLD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2009-125

研究会情報
研究会 VLD  
開催期間 2010-03-10 - 2010-03-12 
開催地(和) 沖縄県男女共同参画センター 
開催地(英)  
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英) Design Technology for System-on-Silicon 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2010-03-VLD 
本文の言語 日本語 
タイトル(和) 順序回路の形式的検証におけるフォールスネガティブ削減のための回路変換 
サブタイトル(和)  
タイトル(英) Circuit conversion for reducing false negatives on formal verification of sequential circuit 
サブタイトル(英)  
キーワード(1)(和/英) フォールスネガティブ / false negative  
キーワード(2)(和/英) 形式的検証 / formal verification  
キーワード(3)(和/英) 回路変換 / circuit conversion  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 尾野 紀博 / Norihiro Ono / オノ ノリヒロ
第1著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第2著者 氏名(和/英/ヨミ) 中村 一博 / Kazuhiro Nakamura / ナカムラ カズヒロ
第2著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第3著者 氏名(和/英/ヨミ) 高木 一義 / Kazuyoshi Takagi / タカギ カズヨシ
第3著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第4著者 氏名(和/英/ヨミ) 高木 直史 / Naofumi Takagi / タカギ ナオフミ
第4著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2010-03-12 13:30:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2009-125 
巻番号(vol) vol.109 
号番号(no) no.462 
ページ範囲 pp.157-162 
ページ数
発行日 2010-03-03 (VLD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会