お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-03-11 15:00
入力ベクトルと回路の内部状態を考慮したピーク電力高速見積もり手法
高橋伸嘉東工大)・富岡洋一東京農工大)・小平行秀会津大)・高橋篤司阪大VLD2009-115
抄録 (和) クロック同期回路のピーク電力は回路動作に大きな影響を与えるため, ピーク電力を抑えた回路を合成することが求められる. 一般同期方式により, ピーク電力を抑えた回路を合成できるが, 適切なクロックスケジュールを選択し, ピーク電力を抑えるには, 回路のピーク電力を短時間に正確に見積もる必要がある. 我々が提案したNVS手法は, 回路が与えられた入力ベクトル対でピーク電力を与える可能性が高い時刻を特定し, その時刻の消費電力が与えられた入力ベクトル対以上である入力ベクトル対の集合を与える.本稿では, NVS手法により入力ベクトル対の集合が短時間に生成されること,および,得られた入力ベクトル対を回路シミュレーションにより評価することで,得られた入力ベクトル対がピーク電力を見積もるために適していることを確認する. 
(英) The peak power of a clock synchronous circuit is requested to be small to reduce the influence on circuit performance and environment. Though a circuit whose peak power is small is obtained by general-synchronous framework, the peak power of a circuit should be accurately estimated in short time. In our previous work, NVS method that generates a set of pairs of input vectors that have potential to achieve higher peak power was proposed. NVS method specifies the time when the power consumption of a circuit by a given pair of input vectors is maximum, then generates a set of pairs of input vectors such that the power consumption of a circuit at the specified time by each of them is higher than the given pair of input vectors. In this paper, we confirm that NVS method generates a set of pairs of input vectors in short time, and that by circuit simulation an appropriate pair of input vectors to estimate peak power is obtained by NVS method.
キーワード (和) クロック同期回路 / ピーク電力見積もり / 入力ベクトル / / / / /  
(英) Clock Synchronous Circuit / Peak Power Estimation / Input Vector / / / / /  
文献情報 信学技報, vol. 109, no. 462, VLD2009-115, pp. 97-102, 2010年3月.
資料番号 VLD2009-115 
発行日 2010-03-03 (VLD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2009-115

研究会情報
研究会 VLD  
開催期間 2010-03-10 - 2010-03-12 
開催地(和) 沖縄県男女共同参画センター 
開催地(英)  
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英) Design Technology for System-on-Silicon 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2010-03-VLD 
本文の言語 日本語 
タイトル(和) 入力ベクトルと回路の内部状態を考慮したピーク電力高速見積もり手法 
サブタイトル(和)  
タイトル(英) Fast Estimation Method of Peak Power considered Input Vector and Inner State of a Circuit 
サブタイトル(英)  
キーワード(1)(和/英) クロック同期回路 / Clock Synchronous Circuit  
キーワード(2)(和/英) ピーク電力見積もり / Peak Power Estimation  
キーワード(3)(和/英) 入力ベクトル / Input Vector  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 高橋 伸嘉 / Nobuyoshi Takahashi / タカハシ ノブヨシ
第1著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Inst. of Tech.)
第2著者 氏名(和/英/ヨミ) 富岡 洋一 / Yoichi Tomioka / トミオカ ヨウイチ
第2著者 所属(和/英) 東京農工大学 (略称: 東京農工大)
Tokyo University of Agriculture and Technology (略称: Tokyo Univ. of Agriculture and Tech.)
第3著者 氏名(和/英/ヨミ) 小平 行秀 / Yukihide Kohira / コヒラ ユキヒデ
第3著者 所属(和/英) 会津大学 (略称: 会津大)
The University of Aizu (略称: The Univ. of Aizu)
第4著者 氏名(和/英/ヨミ) 高橋 篤司 / Atsushi Takahashi / タカハシ アツシ
第4著者 所属(和/英) 大阪大学 (略称: 阪大)
Osaka University (略称: Osaka Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2010-03-11 15:00:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2009-115 
巻番号(vol) vol.109 
号番号(no) no.462 
ページ範囲 pp.97-102 
ページ数
発行日 2010-03-03 (VLD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会