| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-03-09 11:30 実時間動作する1億ニューロン規模のニューラルネットを実現するアーキテクチャSHIN ○豊田新次郎（ホンダ・リサーチ・インスティチュート・ジャパン）  NC2009-92 |
|
| 抄録 | （和） | 1つが10^4個のシナプス結合を持つニューロンを，10^8個以上実装するニューラルネットのハードウェアを実現できるアーキテクチャを考案した．仮想平面を正6角形（セル）で分割し，その中にニューラルネットの層構造が仮想平面に垂直になるようにニューロンを分散配置する．或るセル内のニューロンは自己が属するセル及び，隣接するセル内のニューロンとだけシナプス結合を作るようにすることで，セル間の配線を低速でローカルな信号線で実現できる．セルを1個追加すると信号線を1本追加する必要が有るが，既存のセル間通信には全く影響を与えない．したがって，ニューロン間の通信時間と各ニューロンでの処理時間を一定に保ちながら，原理的にセル（ニューロン）を無限に追加できる． |
| （英） | SHIN: Synchronous Hierarchical Information Network is a data transfer architecture which solves the enormous wiring issue among the over 10^8 neurons with 10^12 synapses. At first, a virtual plane is divided into several hexagon cells. Then, the neurons in a neural-net are sprinkled into cells so that its layer formation should become vertical to the plane. Neurons in a cell can get information from neurons in the cell and neighbor cells. This architecture makes it possible to transfer information among the neurons by several local low speed signal lines. Only a signal line should be added when a new cell is applied to a system. The data transfer rate and the calculation speed of the neurons are not affected. Therefore, it is possible to make a neural-net hardware as big as we need. | |
| キーワード | （和） | 大規模ニューラルネット / 実時間動作 / 自己組織化 / 空間分割 / ハードウェア / SHIN / / |
| （英） | big scale neural-net / real-time operation / self-organization / spatial-divide / hardware / SHIN / / | |
| 文献情報 | 信学技報, vol. 109, no. 461, NC2009-92, pp. 29-34, 2010年3月. | |
| 資料番号 | NC2009-92 | |
| 発行日 | 2010-03-02 (NC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | NC2009-92 |
|
| 研究会情報 | |
| 研究会 | NC MBE |
| 開催期間 | 2010-03-09 - 2010-03-11 |
| 開催地（和） | 玉川大学 |
| 開催地（英） | Tamagawa University |
| テーマ（和） | 一般 |
| テーマ（英） | General |
| 講演論文情報の詳細 | |
| 申込み研究会 | NC |
| 会議コード | 2010-03-NC-MBE |
| 本文の言語 | 日本語 |
| タイトル（和） | 実時間動作する1億ニューロン規模のニューラルネットを実現するアーキテクチャSHIN |
| サブタイトル（和） | |
| タイトル（英） | SHIN: A Hardware Architecture for over 100M Neurons Real-time Neural-net |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 大規模ニューラルネット / big scale neural-net |
| キーワード(2)（和/英） | 実時間動作 / real-time operation |
| キーワード(3)（和/英） | 自己組織化 / self-organization |
| キーワード(4)（和/英） | 空間分割 / spatial-divide |
| キーワード(5)（和/英） | ハードウェア / hardware |
| キーワード(6)（和/英） | SHIN / SHIN |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 豊田 新次郎 / Shinjiro Toyoda / トヨダ シンジロウ |
| 第1著者 所属（和/英） | ホンダ・リサーチ・インスティチュート・ジャパン (略称： ホンダ・リサーチ・インスティチュート・ジャパン) Honda Research Institute Japan Co., Ltd. (略称： HRI-JP) |
| 第2著者 氏名（和/英/ヨミ） | / / |
| 第2著者 所属（和/英） | (略称： ) (略称： ) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-03-09 11:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | NC |
| 資料番号 | NC2009-92 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.461 |
| ページ範囲 | pp.29-34 |
| ページ数 | 6 |
| 発行日 | 2010-03-02 (NC) |
[研究会発表申込システムのトップページに戻る]