お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-02-15 13:45
遷移故障テスト圧縮指向制御ポイント挿入法
湯本仁高細川利典日大)・吉村正義九大DC2009-72
抄録 (和) 近年,半導体集積技術の進展に伴い,大規模集積回路(LSI)が大規模化,高集積化している.LSIが大規模化,高集積化することによって回路内のゲート数が増加しており,それに比例してテストパターン数も増加している.また,縮退故障モデルのみのテストでは検出することが困難なタイミング遅延を伴う欠陥や信号線間の短絡による欠陥も増加しており,縮退故障の検出に加えて遷移故障やブリッジ故障の検出が重要となっている.本論文では,遷移故障を検出するためのテストパターン数を削減する方法として,ブロードサイド方式において制御ポイントを挿入する方法を提案する.制御ポイントを挿入することによってテストパターン中のドントケア数が増加し,テスト圧縮の効率が高まると考えられる. 
(英) The recent advances in semiconductor processing technology have resulted in the exponential increase in LSI circuit density. The number of test patterns increases in proportion to the number of gates on LSIs. In stuck-at fault testing, it is difficult to detect defects with timing delay and shorts between signal lines. Thus, in addition to detection of stuck-at faults, it is important to detect transition faults and bridging faults. In this paper, we propose a control point insertion method on broadside testing to reduce the number of test patterns for transition faults. It is considered that because the number of don't care bits in test patterns increases by control point insertion, the efficiency for test compaction is improved. Experimental results for ISCAS'89 benchmark circuits show that the proposed control point insertion method is effective to reduce the number of test patterns.
キーワード (和) 遷移故障 / ブロードサイド方式 / テストポイント挿入 / 制御ポイント / テスト圧縮 / / /  
(英) transition faults / broadside testing / test point insertion / control points / test compaction / / /  
文献情報 信学技報, vol. 109, no. 416, DC2009-72, pp. 45-50, 2010年2月.
資料番号 DC2009-72 
発行日 2010-02-08 (DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード DC2009-72

研究会情報
研究会 DC  
開催期間 2010-02-15 - 2010-02-15 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) VLSI設計とテストおよび一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 DC 
会議コード 2010-02-DC 
本文の言語 日本語 
タイトル(和) 遷移故障テスト圧縮指向制御ポイント挿入法 
サブタイトル(和)  
タイトル(英) A Test Compaction Oriented Control Point Insertion Method for Transition Faults 
サブタイトル(英)  
キーワード(1)(和/英) 遷移故障 / transition faults  
キーワード(2)(和/英) ブロードサイド方式 / broadside testing  
キーワード(3)(和/英) テストポイント挿入 / test point insertion  
キーワード(4)(和/英) 制御ポイント / control points  
キーワード(5)(和/英) テスト圧縮 / test compaction  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 湯本 仁高 / Yoshitaka Yumoto / ユモト ヨシタカ
第1著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ.)
第2著者 氏名(和/英/ヨミ) 細川 利典 / Toshinori Hosokawa / ホソカワ トシノリ
第2著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ.)
第3著者 氏名(和/英/ヨミ) 吉村 正義 / Masayoshi Yoshimura / ヨシムラ マサヨシ
第3著者 所属(和/英) 九州大学 (略称: 九大)
Kyusyu University (略称: Kyusyu Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2010-02-15 13:45:00 
発表時間 25分 
申込先研究会 DC 
資料番号 DC2009-72 
巻番号(vol) vol.109 
号番号(no) no.416 
ページ範囲 pp.45-50 
ページ数
発行日 2010-02-08 (DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会