講演抄録/キーワード |
講演名 |
2010-02-05 15:15
次世代LSIパッケージ用チップ及びパッケージレベルのシームレスインターコネクト技術 ○山道新太郎・森 健太郎・菊池 克・村井秀哉・大島大輔・中島嘉樹(NEC)・副島康志・川野連也(NECエレクトロニクス)・村上朝夫(NEC) SDM2009-189 エレソ技報アーカイブへのリンク:SDM2009-189 |
抄録 |
(和) |
インターポーザ基板製造プロセスをベースとするチップ-パッケージ間の多層Cuめっき配線技術を開発した。Cu配線の厚さは5~10umであり、層間絶縁膜には有機樹脂を用いる。チップレベルでの多層配線(スーパーコネクト)では樹脂CMP技術による高信頼な3層配線を実現し、FCBGAパッケージの長期信頼性を確認した。Cu板を支持体に用いたパッケージレベルでの多層配線により、支持体と多層配線間にCPU級の多ピンLSIを内蔵する新たな構造のシームレスパッケージを開発し、機器動作を実証した。本シームレスパッケージは、現状のFCBGAパッケージに対して薄型化、高放熱特性及び優れた電源供給能力を有する. |
(英) |
Interposer-process-oriented thick-Cu-wiring technologies have been developed. Cu wiring thickness is 5 to 10 um, and interlayer dielectric is organic resin. Chip-level seamless interconnects are realized using a resin CMP process, and reliability on a flip-chip ball grid array (FCBGA) package is confirmed with these interconnects. Package-level seamless interconnects are formed by embedding a thinned CPU chip into a resin on Cu base plate. This seamless package is thinner, and has lower thermal resistance and better power delivery, compared to a conventional FCBGA package. |
キーワード |
(和) |
シームレス / 多層配線 / スーパーコネクト / チップ内蔵 / インターポーザ / パッケージ / / |
(英) |
Seamless / Multi-layer wiring / Superconnect / Embedded active / Interposer / Packaging / / |
文献情報 |
信学技報, vol. 109, no. 412, SDM2009-189, pp. 43-48, 2010年2月. |
資料番号 |
SDM2009-189 |
発行日 |
2010-01-29 (SDM) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
SDM2009-189 エレソ技報アーカイブへのリンク:SDM2009-189 |