| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-01-28 15:25 パワーゲーティング技術を搭載したシステムLSIの電源ノイズ抑制 ○川崎健一・中山耕一・田辺 聡・藤澤久典（富士通研）  CAS2009-69 |
|
| 抄録 | （和） | 低消費電力SoC向けに面積オーバーヘッドが小さいパワーゲーティング手法を開発した。 本手法の特徴は、回路への電源供給に必要な電源スイッチサイズを複数に分割しておき、電源復帰時に発生する電源ノイズを抑制するために、各々のスイッチサイズやスイッチオン時間間隔を最適化するということにある。今回、製品仕様に近いLSIに本手法を適用し、65nm CMOSテクノロジを用いて試作し、電源ノイズの実測を行った。その結果、電源スイッチサイズを増やすことなく、270万ゲート規模の回路におけるスイッチオン時の電源ノイズを2mV以下に抑制できたことを確認した。 |
| （英） | A power gating technique minimizing the area overhead of power switches was developed for low power SOCs. The amount of essential power switches to deliver power supply to a circuit is preliminarily divided to plural cluster of power switches. The appropriate values including the amount of power switches and the time turning on power switches in each cluster are determined using this technique to suppress the power-supply-voltage fluctuation when power switches are turned on. We applied this technique to a trial LSI fabricated in 65-nm CMOS technology and measured the actual power-supply-voltage fluctuation. When the power switches on the 2.7 million gate scale circuit were turned on, the fluctuation was suppressed to less than 2mV even without additional power switches. |
|
| キーワード | （和） | パワーゲーティング / リーク電流 / 電源スイッチ / 突入電流 / / / / |
| （英） | Power Gating / Leakage Current / Power Switch / Rush Current / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 396, CAS2009-69, pp. 31-36, 2010年1月. | |
| 資料番号 | CAS2009-69 | |
| 発行日 | 2010-01-21 (CAS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2009-69 |
|
| 研究会情報 | |
| 研究会 | CAS |
| 開催期間 | 2010-01-28 - 2010-01-29 |
| 開催地（和） | 京大会館 |
| 開催地（英） | Kyoudai-Kaikan Bldg. |
| テーマ（和） | 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | CAS |
| 会議コード | 2010-01-CAS |
| 本文の言語 | 日本語 |
| タイトル（和） | パワーゲーティング技術を搭載したシステムLSIの電源ノイズ抑制 |
| サブタイトル（和） | |
| タイトル（英） | Suppression of Power-supply-voltage Fluctuation on System LSIs using Power Gating technique |
| サブタイトル（英） | |
| キーワード(1)（和/英） | パワーゲーティング / Power Gating |
| キーワード(2)（和/英） | リーク電流 / Leakage Current |
| キーワード(3)（和/英） | 電源スイッチ / Power Switch |
| キーワード(4)（和/英） | 突入電流 / Rush Current |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 川崎 健一 / Ken-ichi Kawasaki / カワサキ ケンイチ |
| 第1著者 所属（和/英） | 富士通研究所 (略称： 富士通研) Fujitsu Laboratories (略称： Fujitsu Lab.) |
| 第2著者 氏名（和/英/ヨミ） | 中山 耕一 / Koichi Nakayama / ナカヤマ コウイチ |
| 第2著者 所属（和/英） | 富士通研究所 (略称： 富士通研) Fujitsu Laboratories (略称： Fujitsu Lab.) |
| 第3著者 氏名（和/英/ヨミ） | 田辺 聡 / Satoshi Tanabe / タナベ サトシ |
| 第3著者 所属（和/英） | 富士通研究所 (略称： 富士通研) Fujitsu Laboratories (略称： Fujitsu Lab.) |
| 第4著者 氏名（和/英/ヨミ） | 藤澤 久典 / Hisanori Fujisawa / フジサワ ヒサノリ |
| 第4著者 所属（和/英） | 富士通研究所 (略称： 富士通研) Fujitsu Laboratories (略称： Fujitsu Lab.) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-01-28 15:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CAS |
| 資料番号 | CAS2009-69 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.396 |
| ページ範囲 | pp.31-36 |
| ページ数 | 6 |
| 発行日 | 2010-01-21 (CAS) |
[研究会発表申込システムのトップページに戻る]