お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-01-27 10:00
CUDAによるAES実装のための計算粒度最適化手法
西川尚紀岩井啓輔黒川恭一防衛大VLD2009-86 CPSY2009-68 RECONF2009-71
抄録 (和) 並列計算プラットフォームとしてGPGPU が注目されており,CUDAがその開発環境として大きなシェアを占めるに至っている. CUDAではスレッド数やスレッドブロック数等のパラメータ決定はプログラマに責任があり,反復実験により最適値を求めているのが現状である. このため,我々は暗号処理の CUDA 実装に対してスレッド数等を自動で最適化するモデルの構築を試みている. 本稿では,その第一段階として,AESのCUDA実装に対し平文のデータ型,メモリ配置方法,計算粒度を変化させ,これらの条件がパフォーマンスに与える影響について分析を行った結果を示す. その結果,条件の違いにより最大6.6倍の性能差が生じ,(1) 上限に近いスレッド数の確保よりもメモリアクセスの最適化を優先する実装が有効,(2)16Byte/Thread の計算粒度は 4Byte/Thread,1Byte/Thread に対しGPUのパフォーマンスを引き出しやすい傾向にある,(3) 平文のデータ型の違い,平文のメモリ配置方法,計算粒度がパフォーマンスに影響を与える,という知見が得られた. また,unsigned character及びarray of structureとして共有メモリに格納された平文に対して 4Byte/Thread の計算粒度でのAES暗号化を行った場合にGPUの最大性能を引き出し,このとき Core i7-920 2.66GHz CPU 上での通常実装に対して約 47 倍の高速化が確認された. 
(英) GPGPU as parallel computation platform has been noticed from almost all reseach fields. In particular CUDA occupies a high share of the GPGPU development environment. With CUDA,programmers are responsible for deciding the number of threads or thread blocks,but the optimum value is actually obtained by programmers’repetitive experiment. As the result,we have attempted to construct an automatic optimization model based on the number of threads used. As a first step,this paper presents analysis of how combinations such as data type of plaintext,memory allocation style of plaintext,and granularity,affect GPU performance. These experimental results show that there is up to a 6.6-fold performance increase among implementation methods with such combinations,resulting in the following insights: (1)Securing the number of threads,before the implementation of memory access optimization,is necessary. (2)16Byte/Thread granularity leads to higher GPU performance than 4Byte/Thread and 1Byte/Thread granularity. (3)Different data types in plaintext,memory allocation styles of plaintext,and granularity affect GPU performance. In addition,we confirmed AES encryption method with 4Byte/Thread granularity for plaintexts,stored in shared memory as both unsigned integer and structure of array leads to the GPU’s maximum performance and this implementation method achieved as apploximately 47-fold speed up as normal AES implemetation on Core i7-920 2.66GHz CPU.
キーワード (和) GPGPU / CUDA / 暗号 / AES / 性能予測 / / /  
(英) GPGPU / CUDA / Cipher / AES / Performance predication / / /  
文献情報 信学技報, vol. 109, no. 394, CPSY2009-68, pp. 107-112, 2010年1月.
資料番号 CPSY2009-68 
発行日 2010-01-19 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2009-86 CPSY2009-68 RECONF2009-71

研究会情報
研究会 IPSJ-SLDM VLD CPSY RECONF  
開催期間 2010-01-26 - 2010-01-27 
開催地(和) 慶應義塾大学日吉キャンパス 
開催地(英) Keio Univ (Hiyoshi Campus) 
テーマ(和) FPGA応用および一般 
テーマ(英) FPGA Applications, etc 
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2010-01-SLDM-VLD-CPSY-RECONF 
本文の言語 日本語 
タイトル(和) CUDAによるAES実装のための計算粒度最適化手法 
サブタイトル(和)  
タイトル(英) Granularity Optimization Method for AES Encryption Implementation on CUDA 
サブタイトル(英)  
キーワード(1)(和/英) GPGPU / GPGPU  
キーワード(2)(和/英) CUDA / CUDA  
キーワード(3)(和/英) 暗号 / Cipher  
キーワード(4)(和/英) AES / AES  
キーワード(5)(和/英) 性能予測 / Performance predication  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 西川 尚紀 / Naoki Nishikawa / ニシカワ ナオキ
第1著者 所属(和/英) 防衛大学校 (略称: 防衛大)
National Defense Academy (略称: NDA)
第2著者 氏名(和/英/ヨミ) 岩井 啓輔 / Keisuke Iwai / イワイ ケイスケ
第2著者 所属(和/英) 防衛大学校 (略称: 防衛大)
National Defense Academy (略称: NDA)
第3著者 氏名(和/英/ヨミ) 黒川 恭一 / Takakazu Kurokawa / クロカワ タカカズ
第3著者 所属(和/英) 防衛大学校 (略称: 防衛大)
National Defense Academy (略称: NDA)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2010-01-27 10:00:00 
発表時間 25 
申込先研究会 CPSY 
資料番号 IEICE-VLD2009-86,IEICE-CPSY2009-68,IEICE-RECONF2009-71 
巻番号(vol) IEICE-109 
号番号(no) no.393(VLD), no.394(CPSY), no.395(RECONF) 
ページ範囲 pp.107-112 
ページ数 IEICE-6 
発行日 IEICE-VLD-2010-01-19,IEICE-CPSY-2010-01-19,IEICE-RECONF-2010-01-19 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会