講演抄録/キーワード |
講演名 |
2010-01-26 13:30
3次元DCTを効率的に処理するアレイプロセッサのFPGA実装 ○生垣佑樹・五十嵐裕之・宮崎敏明・Stanislav G. Sedukhin(会津大) VLD2009-76 CPSY2009-58 RECONF2009-61 |
抄録 |
(和) |
従来のアレイプロセッサでは3次元DCTを行うためにメモリ上に格納した係数と入力データに何度もランダムにアクセスする必要があり,データアクセス自体が高速計算を妨げていた.本稿では3次元DCTに特化した3次元アレイプロセッサを提案する.本アレイプロセッサでは計算処理中のデータの移動・再配置を大幅に削減することで,処理全体のパフォーマンスを大きく向上させている.N×N×N個の入力データに3次元DCTを行うための計算量は,直接計算ではO(N^4)であるのに対し,提案アレイプロセッサではO(N)で行うことができる.ここでは実装を考慮し,本アレイプロセッサに特化したI/O 機構,回路面積を改善した機構についても議論する.またFPGAへの実装結果を示し,本機構が高い拡張性を備えた上で,十分なリアルタイム処理性能を持つことを示す. |
(英) |
Ordinary array processors randomly access to input-/coefficient-data in external memories many times during the 3D-DCT, and it is a significant bottleneck of the high-speed data processing. In this paper, three dimensional array processor dedicated to 3D-DCT is proposed. The array processor extremely reduces the data swapping or replacement during calculation, and it contributes to improving the performance greatly. The computational complexity of the proposed array processor is O(N) for an N×N×N input data cube, while that of the 3D-DCT direct calculation is O(N^4). Data I/O and area-improved architectures are also discussed in consideration of their practical implementation. The proposed array processor is implemented in an FPGA. The FPGA implementation results show that our architecture satisfies performance for real-time 3D-DCT with rich scalability. |
キーワード |
(和) |
3D-DCT / 3次元LSI / アレイプロセッサ / FPGA実装 / / / / |
(英) |
3D-DCT / 3D-LSI / Array processor / FPGA implementation / / / / |
文献情報 |
信学技報, vol. 109, no. 395, RECONF2009-61, pp. 41-46, 2010年1月. |
資料番号 |
RECONF2009-61 |
発行日 |
2010-01-19 (VLD, CPSY, RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2009-76 CPSY2009-58 RECONF2009-61 |