講演抄録/キーワード |
講演名 |
2009-12-14 13:30
[ポスター講演]加算器におけるクロック周期に応じた遅延エラー率の評価 ○右近祐太・高橋篤司・谷口研二(阪大) ICD2009-91 エレソ技報アーカイブへのリンク:ICD2009-91 |
抄録 |
(和) |
現在のデジタル回路の多くは大域的なクロックを用いた同期回路である.クロック同期回路における設計では,回路の高性能化のためにクロック周期の短縮が常に求められている.クロック同期方式の中で主流となっている完全同期方式では,フリップフロップ間の最大遅延がクロック周期の下限を与えるため,フリップフロップ間の最大遅延を削減することが大きな設計目標となっているが限界が近付いている.そこで本稿では,フリップフロップ間の最大遅延は入力信号パターンによって変動することに着目し,最大遅延よりも短いクロック周期で回路動作を可能にするエラー検出回復方式の導入を検討する.導入による効果を確認するため,加算器の遅延エラー率を評価し,エラー検出回復方式の導入により加算器の実効クロック周期が短縮することを確認した. |
(英) |
Currently, digital circuits are mainly realized as synchronous circuits that uses global clocks. In clock-synchronous circuit design, the reduction of clock period has been requested to improve the circuit performance. In complete-synchronous framework that is adopted as de facto standard in clock-synchronous circuit design, the maximum delay between Flip-Flops gives a lower bound of clock period. Therefore, the reduction of the maximum delay between Flip-Flops is pursued, but it approaches the limit. In this paper, we focus on the fact that the maximum delay varies depending on the input signal pattern, and introduce an error-detection-correction mechanism that enables a circuit to work with clock period which is less than the maximum delay. In order to confirm the effect of error-detection-correction mechanism, we evaluate the delay error rate of an adder and confirm that the effective clock period of the adder is reduced by introducing error-detection-correction mechanism. |
キーワード |
(和) |
エラー検出回復方式 / 遅延時間 / 保持時間 / 遅延エラー率 / 保持エラー率 / 実効クロック周期 / / |
(英) |
Error-detection-correction mechanism / delay time / hold time / delay error rate / hold error rate / effective clock period / / |
文献情報 |
信学技報, vol. 109, no. 336, ICD2009-91, pp. 77-81, 2009年12月. |
資料番号 |
ICD2009-91 |
発行日 |
2009-12-07 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2009-91 エレソ技報アーカイブへのリンク:ICD2009-91 |