お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-12-04 10:40
トランジスタ・アレイ方式に基づくオペアンプのレイアウト設計およびその評価
川添亜里沙藤村 徹中武繁寿北九州市大VLD2009-60 DC2009-47
抄録 (和) 本研究では、MOSアナログレイアウト設計の自動化を前提にして、
規則バルク構造を利用したトランジスタ・アレイ(TA)方式を提案し、
オペアンプを題材にして、
従来のカスタム方式とTA方式によるレイアウトをそれぞれ設計・実装し、
レイアウト面積、オフセット電圧の比較を行った。
また、TA方式におけるバルク、ダミー、配線などのレイアウト使用率を解析し、
今後、自動設計への適用を考慮し、
面積においてもカスタム方式に遜色ない品質が可能である
見通しを立てることができた。 
(英) This paper proposes
a novel MOS analog design style along with layout automation,
called Transistor-Array (TA),
which makes use of regular bulk structures.
For typical OPAMP circuits,
we laid out them in the custom layout style and the TA layout style,
and compared the resultant with respect to the area.
As well, we implemented the circuit into the TEG
and measured their offset voltages to check the influences by the process variation.
Analyzing these results,
it is convinced that
a design automation based on TA layout style
is promising to generate layouts with
sufficient circuit quality as well as area utilization.
キーワード (和) トランジスタ・アレイ / アナログレイアウト / オペアンプ / オフセット電圧 / / / /  
(英) Transistor-Array / Analog Layout / OPAMP / Offset Voltage / / / /  
文献情報 信学技報, vol. 109, no. 315, VLD2009-60, pp. 131-136, 2009年12月.
資料番号 VLD2009-60 
発行日 2009-11-25 (VLD, DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2009-60 DC2009-47

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2009-12-02 - 2009-12-04 
開催地(和) 高知市文化プラザ 
開催地(英) Kochi City Culture-Plaza 
テーマ(和) デザインガイア2009 ―VLSI設計の新しい大地― 
テーマ(英) Design Gaia 2009 ―New Field of VLSI Design― 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2009-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) トランジスタ・アレイ方式に基づくオペアンプのレイアウト設計およびその評価 
サブタイトル(和)  
タイトル(英) Transistor-Array-Based Opamp Layout and its Evaluationon 
サブタイトル(英)  
キーワード(1)(和/英) トランジスタ・アレイ / Transistor-Array  
キーワード(2)(和/英) アナログレイアウト / Analog Layout  
キーワード(3)(和/英) オペアンプ / OPAMP  
キーワード(4)(和/英) オフセット電圧 / Offset Voltage  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 川添 亜里沙 / Arisa Kawazoe / カワゾエ アリサ
第1著者 所属(和/英) 北九州市立大学 (略称: 北九州市大)
The University of Kitakyushu (略称: Univ. of Kitakyushu)
第2著者 氏名(和/英/ヨミ) 藤村 徹 / Toru Fujimura / フジムラ トオル
第2著者 所属(和/英) 北九州市立大学 (略称: 北九州市大)
The University of Kitakyushu (略称: Univ. of Kitakyushu)
第3著者 氏名(和/英/ヨミ) 中武 繁寿 / Shigetoshi Nakatake / ナカタケ シゲトシ
第3著者 所属(和/英) 北九州市立大学 (略称: 北九州市大)
The University of Kitakyushu (略称: Univ. of Kitakyushu)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2009-12-04 10:40:00 
発表時間 20分 
申込先研究会 VLD 
資料番号 VLD2009-60, DC2009-47 
巻番号(vol) vol.109 
号番号(no) no.315(VLD), no.316(DC) 
ページ範囲 pp.131-136 
ページ数
発行日 2009-11-25 (VLD, DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会