講演抄録/キーワード |
講演名 |
2009-12-04 14:25
劣化検知テストにおけるパス選択について ○野田光政(九工大)・梶原誠司・佐藤康夫・宮瀬紘平・温 暁青(九工大/JST)・三浦幸也(首都大東京/JST) VLD2009-65 DC2009-52 |
抄録 |
(和) |
VLSIの微細化に伴い,経時劣化による故障への対応が重要になってくる.劣化の進行度合いは,同じ回路であっても回路内の箇所によって異なる他,VLSIの利用状況(使用頻度や温度)で異なる.そのため,劣化の検知は,VLSIの出荷後にフィールドで行うことが望まれる.本論文では,BIST機構を用いたフィールドでの遅延テストを前提に,NBTIによる遅延増加の検知を行う際のテスト対象パス選択手法について,実動作に影響が生じやすいパスをテスト対象として選択する手法を述べる. |
(英) |
With the advanced VLSI process technology, it is important for reliability of VLSIs to deal with faults caused by aging. The speed of aging depends on not only the function of the circuit but also environment where the circuit is used. Hence detection of aging that would make a failure prefers to test on the field after shipping the VLSIs. This paper presents a method for selecting paths to be tested for delay degradation caused by NBTI under BIST-based self testing. |
キーワード |
(和) |
劣化 / 負バイアス温度不安定性 / 遅延故障 / パス選択 / / / / |
(英) |
Aging / Negative Bias Temperature Instability / Delay Fault / Path Selection / / / / |
文献情報 |
信学技報, vol. 109, no. 316, DC2009-52, pp. 167-172, 2009年12月. |
資料番号 |
DC2009-52 |
発行日 |
2009-11-25 (VLD, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2009-65 DC2009-52 |