| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-12-04 15:20 設計固有セルライブラリの自動生成手法 ○吉田浩章・藤田昌宏（東大/JST）  VLD2009-67 DC2009-54 |
|
| 抄録 | （和） | 近年のCAD技術の進歩の一方で，ASICとカスタムLSIの間には依然として大きな性能格差が存在する．セルライブラリはASICの性能を決める重要な要因の一つである．本稿では高性能ASIC設計を対象として，特定の設計と設計制約に最適化された論理関数や駆動能力を持つセルライブラリを自動的に生成する手法を提案する．ベンチマーク回路を用いた事例研究では，設計固有セルライブラリを用いることで面積-遅延トレードオフ曲線が左下に移ることを確認し，提案手法が本質的に回路を改善することが可能であることを示した． |
| （英） | In spite of the significant advances of computer-aided design tools for LSIs over the decades, there has been a large performance gap between ASICs and custom LSIs. One of the major limiting factors is a use of generic-purpose cell libraries. In this paper, we propose an automated methodology for generating a cell library specific to a given circuit and design constraints. A case study using a benchmark circuit demonstrates that using the design-specific cell libraries, the area-delay tradeoff curve is shifted to the left-bottom from that using a typical cell library. This result shows that the proposed methodology can achieve an intrinsic improvement. | |
| キーワード | （和） | スタンダードセル / セルライブラリ / 高性能設計 / 論理合成 / トランジスタサイジング / / / |
| （英） | Standard cell libraries / high-performance design / logic synthesis / transistor sizing / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 315, VLD2009-67, pp. 179-184, 2009年12月. | |
| 資料番号 | VLD2009-67 | |
| 発行日 | 2009-11-25 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2009-67 DC2009-54 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2009-12-02 - 2009-12-04 |
| 開催地（和） | 高知市文化プラザ |
| 開催地（英） | Kochi City Culture-Plaza |
| テーマ（和） | デザインガイア2009 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2009 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2009-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 設計固有セルライブラリの自動生成手法 |
| サブタイトル（和） | |
| タイトル（英） | Automatic Generation of Design-Specific Cell Libraries |
| サブタイトル（英） | |
| キーワード(1)（和/英） | スタンダードセル / Standard cell libraries |
| キーワード(2)（和/英） | セルライブラリ / high-performance design |
| キーワード(3)（和/英） | 高性能設計 / logic synthesis |
| キーワード(4)（和/英） | 論理合成 / transistor sizing |
| キーワード(5)（和/英） | トランジスタサイジング / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 吉田 浩章 / Hiroaki Yoshida / ヨシダ ヒロアキ |
| 第1著者 所属（和/英） | 東京大学/科学技術振興機構 (略称： 東大/JST) University of Tokyo/CREST, Japan Science and Technology Agency (略称： Univ. of Tokyo/JST) |
| 第2著者 氏名（和/英/ヨミ） | 藤田 昌宏 / Masahiro Fujita / フジタ マサヒロ |
| 第2著者 所属（和/英） | 東京大学/科学技術振興機構 (略称： 東大/JST) University of Tokyo/CREST, Japan Science and Technology Agency (略称： Univ. of Tokyo/JST) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-12-04 15:20:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2009-67, DC2009-54 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.315(VLD), no.316(DC) |
| ページ範囲 | pp.179-184 |
| ページ数 | 6 |
| 発行日 | 2009-11-25 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]