| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-11-13 11:15 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション ○来栖貴史・和田 真・松永範昭・梶田明広・谷本弘吉・青木伸俊・豊島義明・柴田英毅（東芝）  SDM2009-145 エレソ技報アーカイブへのリンク：SDM2009-145 |
|
| 抄録 | （和） | LSIの金属配線設計において、サイズ縮小に伴って配線の抵抗率が上昇するという“抵抗率のサイズ効果”が問題となっている．次世代デバイスにおける配線遅延等の性能評価を行う上で、配線抵抗を精度よく見積もることは必要不可欠であるが、そのためにはこのサイズ効果の高精度な予測が必須となる．本論文では、微細金属配線における抵抗率のサイズ効果を精度よく予測するための、モンテカルロ・シミュレーション方法を提案する．本手法は比較的少数のパラメータで微細Cu配線におけるサイズ効果の実測をよく再現すること、また、微細金属配線の抵抗率を精度よく予測するためには、形状効果が重要であることを示す． |
| （英） | Recently, the size effect on resistivity in very narrow and thin metallic wires is a crucial problem on development of small-scaled metallic interconnects. In this paper, we present a compact Monte Carlo method to accurately evaluate the size effect on resistivity in very narrow and thin metallic interconnects. It is shown that our method well reproduces the size effect in very narrow and thin copper wires, and a consideration of the geometric effect on resistivity is significant to accurately estimate the size effect. | |
| キーワード | （和） | モンテカルロ法 / 抵抗率のサイズ効果 / 界面散乱 / 粒界散乱 / 形状効果 / / / |
| （英） | Monte Carlo method / size effect on resistivity / surface scattering / grain boundary scattering / geometric effect / / / | |
| 文献情報 | 信学技報, vol. 109, no. 278, SDM2009-145, pp. 55-60, 2009年11月. | |
| 資料番号 | SDM2009-145 | |
| 発行日 | 2009-11-05 (SDM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2009-145 エレソ技報アーカイブへのリンク：SDM2009-145 |
|
| 研究会情報 | |
| 研究会 | SDM |
| 開催期間 | 2009-11-12 - 2009-11-13 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | プロセス・デバイス・回路シミュレーションおよび一般 |
| テーマ（英） | Process, Device, Circuit Simulation, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2009-11-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション |
| サブタイトル（和） | |
| タイトル（英） | A Novel Monte Carlo Simulation to Evaluate the Size Effect of Resistivity for Scaled Metallic Interconnects |
| サブタイトル（英） | |
| キーワード(1)（和/英） | モンテカルロ法 / Monte Carlo method |
| キーワード(2)（和/英） | 抵抗率のサイズ効果 / size effect on resistivity |
| キーワード(3)（和/英） | 界面散乱 / surface scattering |
| キーワード(4)（和/英） | 粒界散乱 / grain boundary scattering |
| キーワード(5)（和/英） | 形状効果 / geometric effect |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 来栖 貴史 / Takashi Kurusu / クルス タカシ |
| 第1著者 所属（和/英） | 東芝 研究開発センター デバイスプロセス開発センター (略称： 東芝) Device Process Development Center, Corporate Research & Develocpment Center, Toshiba Corporation (略称： Toshiba Corp.) |
| 第2著者 氏名（和/英/ヨミ） | 和田 真 / Makoto Wada / ワダ マコト |
| 第2著者 所属（和/英） | 東芝 研究開発センター デバイスプロセス開発センター (略称： 東芝) Device Process Development Center, Corporate Research & Develocpment Center, Toshiba Corporation (略称： Toshiba Corp.) |
| 第3著者 氏名（和/英/ヨミ） | 松永 範昭 / Noriaki Matsunaga / マツナガ ノリアキ |
| 第3著者 所属（和/英） | 東芝 研究開発センター デバイスプロセス開発センター (略称： 東芝) Device Process Development Center, Corporate Research & Develocpment Center, Toshiba Corporation (略称： Toshiba Corp.) |
| 第4著者 氏名（和/英/ヨミ） | 梶田 明広 / Akihiro Kajita / カジタ アキヒロ |
| 第4著者 所属（和/英） | 東芝 研究開発センター デバイスプロセス開発センター (略称： 東芝) Device Process Development Center, Corporate Research & Develocpment Center, Toshiba Corporation (略称： Toshiba Corp.) |
| 第5著者 氏名（和/英/ヨミ） | 谷本 弘吉 / Hiroyoshi Tanimoto / タニモト ヒロヨシ |
| 第5著者 所属（和/英） | 東芝 研究開発センター デバイスプロセス開発センター (略称： 東芝) Device Process Development Center, Corporate Research & Develocpment Center, Toshiba Corporation (略称： Toshiba Corp.) |
| 第6著者 氏名（和/英/ヨミ） | 青木 伸俊 / Nobutoshi Aoki / アオキ ノブトシ |
| 第6著者 所属（和/英） | 東芝 研究開発センター デバイスプロセス開発センター (略称： 東芝) Device Process Development Center, Corporate Research & Develocpment Center, Toshiba Corporation (略称： Toshiba Corp.) |
| 第7著者 氏名（和/英/ヨミ） | 豊島 義明 / Yoshiaki Toyoshima / トヨシマ ヨシアキ |
| 第7著者 所属（和/英） | 東芝 研究開発センター デバイスプロセス開発センター (略称： 東芝) Device Process Development Center, Corporate Research & Develocpment Center, Toshiba Corporation (略称： Toshiba Corp.) |
| 第8著者 氏名（和/英/ヨミ） | 柴田 英毅 / Hideki Shibata / シバタ ヒデキ |
| 第8著者 所属（和/英） | 東芝 研究開発センター デバイスプロセス開発センター (略称： 東芝) Device Process Development Center, Corporate Research & Develocpment Center, Toshiba Corporation (略称： Toshiba Corp.) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-11-13 11:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2009-145 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.278 |
| ページ範囲 | pp.55-60 |
| ページ数 | 6 |
| 発行日 | 2009-11-05 (SDM) |
[研究会発表申込システムのトップページに戻る]