お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-10-02 17:25
周波数同期技術を用いたオンチップCMOS参照クロック源回路
上野憲一浅井哲也雨宮好仁北大ICD2009-61 エレソ技報アーカイブへのリンク:ICD2009-61
抄録 (和) 本稿では, 低消費電力オンチップCMOSクロック源回路を提案する. 提案クロック源回路は周波数同期技術に基づき, 温度・電源電圧依存性の小さいクロックパルスを生成する. 回路構成は, リングインバータ構成のVCOを負帰還ループで制御する構成であり, LC共振回路やMEMS素子は用いない. 実際に, 0.35 um標準CMOSプロセスを用いて試作を行い, 測定によりその動作を確認した. 出力クロック周波数は, 可変可能であり, そのチューニング幅は2 - 100 MHzである. 一例として, 30 MHzのクロックパルス出力において, 消費電力は, 180 uWであった. -20 - 100degC の温度変動に対して出力クロックパルスの温度係数は, 90 ppm/degC であり, 室温での電源電圧依存性は, 4%/Vであった. また, 試作チップのプロセスバラツキ依存性(sigma/mu)は, 2.7%であった. 
(英) A temperature- and supply-independent clock generator has been developed using 0.35-um CMOS technology. This generator is based on a simple frequency-locked loop technique and can be implemented monolithically without using LC resonant circuits, quartz resonators, and MEMS oscillators. A sample device that is tunable over a wide frequency range of 2-100 MHz was designed and fabricated. It showed a temperature coefficient of 90 ppm/degC, a line regulation of 4%/V, and a power dissipation of 180 uW, at a frequency of 30 MHz. The process sensitivity (sigma/mu) was 2.7%. This clock generator can be used as an on-chip reference clock circuit.
キーワード (和) CMOS / 参照クロック / 発振器 / 周波数同期ループ / オンチップ / 温度依存性 / 低消費電力 /  
(英) CMOS / Reference clock / Oscillator / Frequency-locked loop / Fully-integrated / Temperature dependence / Low power /  
文献情報 信学技報, vol. 109, no. 214, ICD2009-61, pp. 159-164, 2009年10月.
資料番号 ICD2009-61 
発行日 2009-09-24 (ICD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード ICD2009-61 エレソ技報アーカイブへのリンク:ICD2009-61

研究会情報
研究会 ICD ITE-IST  
開催期間 2009-10-01 - 2009-10-02 
開催地(和) キャンパス・イノベーションセンター東京(田町) 
開催地(英) CIC Tokyo (Tamachi) 
テーマ(和) アナログ、アナデジ混載、RF及びセンサインタフェース回路 
テーマ(英) Analog, Mixed analog and digital, RF, and sensor interface circuitry 
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2009-10-ICD-IST 
本文の言語 日本語 
タイトル(和) 周波数同期技術を用いたオンチップCMOS参照クロック源回路 
サブタイトル(和)  
タイトル(英) A fully-integrated clock reference generator with frequency-locked loop 
サブタイトル(英)  
キーワード(1)(和/英) CMOS / CMOS  
キーワード(2)(和/英) 参照クロック / Reference clock  
キーワード(3)(和/英) 発振器 / Oscillator  
キーワード(4)(和/英) 周波数同期ループ / Frequency-locked loop  
キーワード(5)(和/英) オンチップ / Fully-integrated  
キーワード(6)(和/英) 温度依存性 / Temperature dependence  
キーワード(7)(和/英) 低消費電力 / Low power  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 上野 憲一 / Ken Ueno / ウエノ ケンイチ
第1著者 所属(和/英) 北海道大学 (略称: 北大)
Hokkaido Univeristy (略称: Hokkaido Univ.)
第2著者 氏名(和/英/ヨミ) 浅井 哲也 / Tetsuya Asai / アサイ テツヤ
第2著者 所属(和/英) 北海道大学 (略称: 北大)
Hokkaido Univeristy (略称: Hokkaido Univ.)
第3著者 氏名(和/英/ヨミ) 雨宮 好仁 / Yoshihito Amemiya / アメミヤ ヨシヒト
第3著者 所属(和/英) 北海道大学 (略称: 北大)
Hokkaido Univeristy (略称: Hokkaido Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2009-10-02 17:25:00 
発表時間 25分 
申込先研究会 ICD 
資料番号 ICD2009-61 
巻番号(vol) vol.109 
号番号(no) no.214 
ページ範囲 pp.159-164 
ページ数
発行日 2009-09-24 (ICD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会