お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-08-04 18:30
タイミング制約を緩和するクロッキング方式の予備評価
喜多貴信東大)・樽井 翔日立)・塩谷亮太東大/学振)・五島正裕坂井修一東大CPSY2009-20
抄録 (和) 半導体プロセスが微細化するにつれて,ばらつきの問題が深刻化してきている.従来のワーストケース設計ではこの問題に対処することは難しくなりつつあり,今後の半導体産業の発展には,ばらつきを吸収する回路技術が不可欠であると考えられている.本研究では,クリティカル・パスとショート・パスにそれぞれ異なるラッチ制御を行うことにより,タイミング制約の緩和を図る.2相ラッチと比べて1.5倍もタイミング制約が緩和されたことにより,ばらつき耐性向上のみならず,大幅な高クロック化や低電圧化が可能となる. 
(英) The feature size of LSI is getting smaller year by year, increasing random variation between the elements. These days, the problem of the variation imposes too severe timing constrains to design circuit with enough timing margin. To overcome this problem, this paper proposes a clocking scheme with relaxed timing constrains. Our method separates logic paths into two kinds of paths, short path and critical path. The circuits will be allowed up to 1.5 clock cycle delay per stage, while existing method, two phase latch allows 1 clock cycle delay per stage. Timing margin produced by proposed method enables lower energy consumption and higher clock frequency.
キーワード (和) タイミング制約 / クロッキング方式 / 2相ラッチ / タイミング・フォールト / タイム・ボローイング / ショート・パス / クリティカル・パス /  
(英) timing constraints / clocking scheme / two-phase latch / timing fault / time borrowing / short path / critical path /  
文献情報 信学技報, vol. 109, no. 168, CPSY2009-20, pp. 61-66, 2009年8月.
資料番号 CPSY2009-20 
発行日 2009-07-28 (CPSY) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPSY2009-20

研究会情報
研究会 CPSY DC  
開催期間 2009-08-04 - 2009-08-05 
開催地(和) フォレスト仙台 
開催地(英)  
テーマ(和) 2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009) 
テーマ(英)  
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2009-08-CPSY-DC 
本文の言語 日本語 
タイトル(和) タイミング制約を緩和するクロッキング方式の予備評価 
サブタイトル(和)  
タイトル(英) Exploratory evaluation of a clocking scheme with relaxed timing constraint 
サブタイトル(英)  
キーワード(1)(和/英) タイミング制約 / timing constraints  
キーワード(2)(和/英) クロッキング方式 / clocking scheme  
キーワード(3)(和/英) 2相ラッチ / two-phase latch  
キーワード(4)(和/英) タイミング・フォールト / timing fault  
キーワード(5)(和/英) タイム・ボローイング / time borrowing  
キーワード(6)(和/英) ショート・パス / short path  
キーワード(7)(和/英) クリティカル・パス / critical path  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 喜多 貴信 / Takanobu Kita / キタ タカノブ
第1著者 所属(和/英) 東京大学 (略称: 東大)
University og Tokyo (略称: Univ. of Tokyo)
第2著者 氏名(和/英/ヨミ) 樽井 翔 / Shou Tarui / タルイ ショウ
第2著者 所属(和/英) 株式会社日立製作所 (略称: 日立)
Hitachi Ltd. (略称: Hitachi Ltd.)
第3著者 氏名(和/英/ヨミ) 塩谷 亮太 / Ryota Shioya / シオヤ リョウタ
第3著者 所属(和/英) 東京大学/日本学術振興会特別研究員DC (略称: 東大/学振)
University og Tokyo/Research Fellowship for Young Scientists DC (略称: Univ. of Tokyo/Research Fellowship for Young Scientists DC)
第4著者 氏名(和/英/ヨミ) 五島 正裕 / Masahiro Goshima / ゴシマ マサヒロ
第4著者 所属(和/英) 東京大学 (略称: 東大)
University og Tokyo (略称: Univ. of Tokyo)
第5著者 氏名(和/英/ヨミ) 坂井 修一 / Shuichi Sakai / サカイ シュウイチ
第5著者 所属(和/英) 東京大学 (略称: 東大)
University og Tokyo (略称: Univ. of Tokyo)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2009-08-04 18:30:00 
発表時間 30分 
申込先研究会 CPSY 
資料番号 CPSY2009-20 
巻番号(vol) vol.109 
号番号(no) no.168 
ページ範囲 pp.61-66 
ページ数
発行日 2009-07-28 (CPSY) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会