| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-07-31 11:15 Si貫通ビアへの応用に向けた無電解めっき技術の研究 ○井上史大・横山 巧（関西大）・山本和広・田中秀吉（NICT）・新宮原正三（関西大）  ED2009-111 エレソ技報アーカイブへのリンク：ED2009-111 |
|
| 抄録 | （和） | 半導体メモリ等の大容量化にはシリコン基板を積層し、チップ間を貫通電極(TSV)で接続する三次元実装が不可欠な技術となっている。現在この貫通電極の多くはタングステンCVD法などにより形成されているが、今後はさらなる微細化の要求にがあるので、より低抵抗な銅を用いた貫通電極の形成が必要である。そこで本研究では、低温プロセスでありまた高アスペクト比貫通ビアホールへの埋め込み性に優れた、無電解めっきによる銅堆積法を提案する。各種添加剤を無電解めっき浴に加えることによる貫通ビア埋め込み特性を検討した結果、優れたコンフォーマル堆積特性が得られる条件が明らかとなった。 |
| （英） | In recent studies, The formation of through-Silicon via hole (TSV) which stacks multiple layers of thin Si substrates is one of the key technologies for the 3D integration. Tungsten formed by chemical vapor deposition (CVD) have been chosen for filling metals for TSVs. Cu-filling in TSV is an important technology because it enables the resistance of TSV to lower, compared with W filled one for one order of magnitude. We propose an alternative approach using the electroless plating of Cu. We succeeded in the perfect conformal deposition of Cu in a high aspect ratio TSV by adequate choice of additives. | |
| キーワード | （和） | 三次元実装 / Si貫通ビア / 無電解めっき / 銅配線 / / / / |
| （英） | 3D Integration / Through-Si Via / Electroless plating / Copper interconnect / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 157, ED2009-111, pp. 47-50, 2009年7月. | |
| 資料番号 | ED2009-111 | |
| 発行日 | 2009-07-23 (ED) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ED2009-111 エレソ技報アーカイブへのリンク：ED2009-111 |
|
| 研究会情報 | |
| 研究会 | ED |
| 開催期間 | 2009-07-30 - 2009-07-31 |
| 開催地（和） | 大阪大学（銀杏会館） |
| 開催地（英） | Osaka Univ. Icho-Kaikan |
| テーマ（和） | センサーデバイス，MEMS，一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ED |
| 会議コード | 2009-07-ED |
| 本文の言語 | 日本語 |
| タイトル（和） | Si貫通ビアへの応用に向けた無電解めっき技術の研究 |
| サブタイトル（和） | |
| タイトル（英） | Study of Electroless Copper Plating for Through Si Via Filling |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 三次元実装 / 3D Integration |
| キーワード(2)（和/英） | Si貫通ビア / Through-Si Via |
| キーワード(3)（和/英） | 無電解めっき / Electroless plating |
| キーワード(4)（和/英） | 銅配線 / Copper interconnect |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 井上 史大 / Fumihiro Inoue / イノウエ フミヒロ |
| 第1著者 所属（和/英） | 関西大学 (略称： 関西大) Kansai University (略称： Kansai Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 横山 巧 / Takumi Yokoyama / ヨコヤマ タクミ |
| 第2著者 所属（和/英） | 関西大学 (略称： 関西大) Kansai University (略称： Kansai Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 山本 和広 / Kazuhiro Yamamoto / ヤマモト カズヒロ |
| 第3著者 所属（和/英） | 情報通信研究機構 (略称： NICT) national Institute of Information and Communications Technology (略称： NiCT) |
| 第4著者 氏名（和/英/ヨミ） | 田中 秀吉 / Shukichi Tanaka / タナカ シュウキチ |
| 第4著者 所属（和/英） | 情報通信研究機構 (略称： NICT) national Institute of Information and Communications Technology (略称： NiCT) |
| 第5著者 氏名（和/英/ヨミ） | 新宮原 正三 / Shoso Shingubara / シングウバラ ショウソウ |
| 第5著者 所属（和/英） | 関西大学 (略称： 関西大) Kansai University (略称： Kansai Univ.) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-07-31 11:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ED |
| 資料番号 | ED2009-111 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.157 |
| ページ範囲 | pp.47-50 |
| ページ数 | 4 |
| 発行日 | 2009-07-23 (ED) |
[研究会発表申込システムのトップページに戻る]