電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-07-16 11:25
レート保証型パケットバッファリング回路の低消費電力化技術
財津和也阪市大)・岩本 久黒田泰斗矢野祐二ルネサステクノロジ)・山本耕次ルネサスデザイン)・井上一成ルネサステクノロジ)・阿多信吾岡 育夫阪市大エレソ技報アーカイブへのリンク:SDM2009-100 ICD2009-16
抄録 (和) 高速データ転送を保証する高性能ルータの開発において、パケットバッファの動作保証が非常に困難になっている。我々の研究チームでは、SRAM の使用を限定し代わわって DRAM を用いた、高速データ転送レート保証、大容量搭載が可能な、低コスト、低消費電力であるパケットバッファを構築する Head Buffer 方式 MMU を提唱している。本稿では、Head Buffer 方式 MMU における DRAM 高速データ転送レート保証を可能にする、バンク選択回路の設計を行う。また、バンク選択回路の DRAM アクセス制御により、メモリ操作に必要な電力を削減できることを示す。 
(英) To design guaranteed high-performance router, it is problem that packet buffer is non-deterministic. We propose Head Buffer MMU which can realize high-speed data transfer guaranteed packet buffer. Moreover, the MMU can provide large buffers with cost-effective and low power consumption. In this paper, we design the bank selection circuit which can guarantee DRAM high-speed data transfer in Head Buffer MMU. We then show power saving of DRAM by using the bank selection circuit.
キーワード (和) パケットバッファ / レート保証 / 回路設計 / MMU / Head Buffer / / /  
(英) Packet buffer / Rate guarantee / Circuit design / MMU / Head Buffer / / /  
文献情報 信学技報, vol. 109, no. 134, ICD2009-16, pp. 17-22, 2009年7月.
資料番号 ICD2009-16 
発行日 2009-07-09 (SDM, ICD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)

研究会情報
研究会 ICD SDM  
開催期間 2009-07-16 - 2009-07-17 
開催地(和) 東工大 大岡山キャンパス 国際交流会館 
開催地(英) Tokyo Institute of Technology 
テーマ(和) 低電圧/低消費電力技術、新デバイス・回路とその応用 
テーマ(英) Low voltage/low power techniques, novel devices, circuits, and applications 
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2009-07-ICD-SDM 
本文の言語 日本語 
タイトル(和) レート保証型パケットバッファリング回路の低消費電力化技術 
サブタイトル(和)  
タイトル(英) Low Energy Building Design in Packet Buffer Architecture with Deterministic Performance Guarantee 
サブタイトル(英)  
キーワード(1)(和/英) パケットバッファ / Packet buffer  
キーワード(2)(和/英) レート保証 / Rate guarantee  
キーワード(3)(和/英) 回路設計 / Circuit design  
キーワード(4)(和/英) MMU / MMU  
キーワード(5)(和/英) Head Buffer / Head Buffer  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 財津 和也 / Kazuya Zaitsu / ザイツ カズヤ
第1著者 所属(和/英) 大阪市立大学 (略称: 阪市大)
Osaka City University (略称: Osaka City Univ.)
第2著者 氏名(和/英/ヨミ) 岩本 久 / Hisashi Iwamoto / イワモト ヒサシ
第2著者 所属(和/英) 株式会社 ルネサステクノロジ (略称: ルネサステクノロジ)
Renesas Technology (略称: Renesas Technology)
第3著者 氏名(和/英/ヨミ) 黒田 泰斗 / Yasuto Kuroda / クロダ ヤスト
第3著者 所属(和/英) 株式会社 ルネサステクノロジ (略称: ルネサステクノロジ)
Renesas Technology (略称: Renesas Technology)
第4著者 氏名(和/英/ヨミ) 矢野 祐二 / Yuji Yano / ヤノ ユウジ
第4著者 所属(和/英) 株式会社 ルネサステクノロジ (略称: ルネサステクノロジ)
Renesas Technology (略称: Renesas Technology)
第5著者 氏名(和/英/ヨミ) 山本 耕次 / Koji Yamamoto / ヤマモト コウジ
第5著者 所属(和/英) 株式会社 ルネサスデザイン (略称: ルネサスデザイン)
Renesas Design (略称: Renesas Design)
第6著者 氏名(和/英/ヨミ) 井上 一成 / Kazunari Inoue / イノウエ カズナリ
第6著者 所属(和/英) 株式会社 ルネサステクノロジ (略称: ルネサステクノロジ)
Renesas Technology (略称: Renesas Technology)
第7著者 氏名(和/英/ヨミ) 阿多 信吾 / Shingo Ata / アタ シンゴ
第7著者 所属(和/英) 大阪市立大学 (略称: 阪市大)
Osaka City University (略称: Osaka City Univ.)
第8著者 氏名(和/英/ヨミ) 岡 育夫 / Ikuo Oka / オカ イクオ
第8著者 所属(和/英) 大阪市立大学 (略称: 阪市大)
Osaka City University (略称: Osaka City Univ.)
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2009-07-16 11:25:00 
発表時間 25 
申込先研究会 ICD 
資料番号 IEICE-SDM2009-100,IEICE-ICD2009-16 
巻番号(vol) IEICE-109 
号番号(no) no.133(SDM), no.134(ICD) 
ページ範囲 pp.17-22 
ページ数 IEICE-6 
発行日 IEICE-SDM-2009-07-09,IEICE-ICD-2009-07-09 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会