| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-06-19 15:10 低しきい値pMISFETに向けたAl2O3を堆積させたHfO2ゲート絶縁膜のアニールプロセスの検討 ○諸岡 哲・松木武雄・三瀬信行・神山 聡・生田目俊秀・栄森貴尚・奈良安雄・由上二郎・池田和人・大路 譲（半導体先端テクノロジーズ）  SDM2009-38 エレソ技報アーカイブへのリンク：SDM2009-38 |
|
| 抄録 | （和） | Al2O3/HfO2/SiON構造ゲート絶縁膜を形成するためのアニールプロセスとVfb, EOT及びVtバラツキとの関係を調査した。Al2O3をHfO2/SiON膜に拡散させてVfbを十分にシフトさせるためにはAl2O3形成後(電極堆積前)に高温でアニールを行うことが必要であることを示した。また、Al2O3がHfO2/SiON膜に拡散にすることによりVtバラツキが増加するが、1050℃程度の高温アニールを行いHfO2/SiON界面のAl量を増加させることで Vtバラツキが抑制できることを示した。高温アニールによるEOT増加の懸念に対し、Al2O3堆積前と後のアニールを組み合わせたアニールプロセスを提案した。以上によりVtバラツキの増大及びEOTの増加を抑制しつつ、Vfbをシフトさせることが可能となった。 |
| （英） | We have systematically studied the effect of post deposition annealing (PDA) for Al2O3-capped HfO2 on flatband voltage (Vfb) shift and Vt variation, and clarified that process integration of gate dielectrics with the capping layer has a risk for additional Vt variation. However, we have found that higher temperature PDA process not only brings higher Vfb shift but also suppresses the Vt variation. High-temperature PDA also has a risk for EOT increase, but process combination of low-temperature annealing before Al2O3 deposition and high temperature PDA after Al2O3 deposition can suppress both the EOT increase and the Vt variation. | |
| キーワード | （和） | メタルゲート / High-kゲート絶縁膜 / pMISFET / Al2O3 / フラットバンド電圧 / バラツキ / / |
| （英） | metal gate / high-k gate dielectrics / pMISFET / Al2O3 / flatband voltage / variation / / | |
| 文献情報 | 信学技報, vol. 109, no. 87, SDM2009-38, pp. 67-70, 2009年6月. | |
| 資料番号 | SDM2009-38 | |
| 発行日 | 2009-06-12 (SDM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2009-38 エレソ技報アーカイブへのリンク：SDM2009-38 |
|
| 研究会情報 | |
| 研究会 | SDM |
| 開催期間 | 2009-06-19 - 2009-06-19 |
| 開催地（和） | 東京大学（生産研An棟） |
| 開催地（英） | An401・402 Inst. Indus. Sci., The Univ. of Tokyo |
| テーマ（和） | ゲート絶縁薄膜、容量膜、機能膜およびメモリ技術（応用物理学会、シリコンテクノロジー分科会、第113研究集会「ゲートスタック研究の進展－Ge系材料を中心に」との合同開催） |
| テーマ（英） | Science and Technology for Dielectric Thin Films for MIS Devices |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2009-06-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 低しきい値pMISFETに向けたAl2O3を堆積させたHfO2ゲート絶縁膜のアニールプロセスの検討 |
| サブタイトル（和） | |
| タイトル（英） | Investigation of Al2O3 Diffusion Annealing Process for Low Vt pMISFET with Al2O3-Capped HfO2 Dielectrics |
| サブタイトル（英） | |
| キーワード(1)（和/英） | メタルゲート / metal gate |
| キーワード(2)（和/英） | High-kゲート絶縁膜 / high-k gate dielectrics |
| キーワード(3)（和/英） | pMISFET / pMISFET |
| キーワード(4)（和/英） | Al2O3 / Al2O3 |
| キーワード(5)（和/英） | フラットバンド電圧 / flatband voltage |
| キーワード(6)（和/英） | バラツキ / variation |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 諸岡 哲 / Tetsu Morooka / モロオカ テツ |
| 第1著者 所属（和/英） | 半導体先端テクノロジーズ (略称： 半導体先端テクノロジーズ) Semiconductor Leading Edge Technologies (略称： Selete) |
| 第2著者 氏名（和/英/ヨミ） | 松木 武雄 / Takeo Matsuki / マツキ タケオ |
| 第2著者 所属（和/英） | 半導体先端テクノロジーズ (略称： 半導体先端テクノロジーズ) Semiconductor Leading Edge Technologies (略称： Selete) |
| 第3著者 氏名（和/英/ヨミ） | 三瀬 信行 / Nobuyuki Mise / ミセ ノブユキ |
| 第3著者 所属（和/英） | 半導体先端テクノロジーズ (略称： 半導体先端テクノロジーズ) Semiconductor Leading Edge Technologies (略称： Selete) |
| 第4著者 氏名（和/英/ヨミ） | 神山 聡 / Satoshi Kamiyama / カミヤマ サトシ |
| 第4著者 所属（和/英） | 半導体先端テクノロジーズ (略称： 半導体先端テクノロジーズ) Semiconductor Leading Edge Technologies (略称： Selete) |
| 第5著者 氏名（和/英/ヨミ） | 生田目 俊秀 / Toshihide Nabatame / ナバタメ トシヒデ |
| 第5著者 所属（和/英） | 半導体先端テクノロジーズ (略称： 半導体先端テクノロジーズ) Semiconductor Leading Edge Technologies (略称： Selete) |
| 第6著者 氏名（和/英/ヨミ） | 栄森 貴尚 / Takahisa Eimori / エイモリ タカヒサ |
| 第6著者 所属（和/英） | 半導体先端テクノロジーズ (略称： 半導体先端テクノロジーズ) Semiconductor Leading Edge Technologies (略称： Selete) |
| 第7著者 氏名（和/英/ヨミ） | 奈良 安雄 / Yasuo Nara / ナラ ヤスオ |
| 第7著者 所属（和/英） | 半導体先端テクノロジーズ (略称： 半導体先端テクノロジーズ) Semiconductor Leading Edge Technologies (略称： Selete) |
| 第8著者 氏名（和/英/ヨミ） | 由上 二郎 / Jiro Yugami / ユガミ ジロウ |
| 第8著者 所属（和/英） | 半導体先端テクノロジーズ (略称： 半導体先端テクノロジーズ) Semiconductor Leading Edge Technologies (略称： Selete) |
| 第9著者 氏名（和/英/ヨミ） | 池田 和人 / Kazuto Ikeda / イケダ カズト |
| 第9著者 所属（和/英） | 半導体先端テクノロジーズ (略称： 半導体先端テクノロジーズ) Semiconductor Leading Edge Technologies (略称： Selete) |
| 第10著者 氏名（和/英/ヨミ） | 大路 譲 / Yuzuru Ohji / オオジ ユズル |
| 第10著者 所属（和/英） | 半導体先端テクノロジーズ (略称： 半導体先端テクノロジーズ) Semiconductor Leading Edge Technologies (略称： Selete) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-06-19 15:10:00 |
| 発表時間 | 20分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2009-38 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.87 |
| ページ範囲 | pp.67-70 |
| ページ数 | 4 |
| 発行日 | 2009-06-12 (SDM) |
[研究会発表申込システムのトップページに戻る]