お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-05-28 14:50
電磁界シミュレータを用いたディエンベディング手法
平野拓一東工大)・中野 洋平地康剛アムシス)・広川二郎安藤 真東工大MW2009-15 エレソ技報アーカイブへのリンク:MW2009-15
抄録 (和) MMICを高精度に設計するためには正確にFETの特性を知る必要がある。従来より、FET-TEGとOpen/Short-TEGのSパラメータ実測および等価回路を仮定する方法が用いられている。著者らは、電磁界(EM)シミュレータを併用した、より高精度なディエンベディング手法を提案した。提案手法では、4ポート寄生回路のSパラメータを電磁界シミュレータで解析し、行列演算によって内部に埋め込まれた2ポートの集中定数素子のZ(Y)行列を抽出する。また、従来のディエンベディング手法では、(1)寄生回路を等価回路で近似すること、そして、(2)Open/Short-TEGのパターンを理想的な集中定数のOpen/Shortと見なすことの2点が不安要因であり、精度の悪化が懸念されていた。 (1)が誤差の主要因であることがわかった。 
(英) Accurate characterization of field effect transistors (FETs) is necessary for precise design of monolithic-microwave integrated-circuits (MMICs). Extraction of FET parameters, or characterization, is difficult because the FET is embedded in the parasitic circuit, which is referred to as test element group (TEG), to connect probe and bias. De-embedding method using open/short-TEG had been widely used in characterization of FETs. But two approximations are used in the conventional de-embedding method using open/short-TEG [1]; (1) incompleteness of open and short pattern, and (2) approximation of a parasitic circuit by an equivalent circuit topology. Those approximations cause ambiguity and non-negligible error especially in high frequency band. So, the authors have proposed the de-embedding method using EM simulator, which is more accurate than the conventional de-embedding method. In the proposed method, S-parameters of the four-port parasitic circuit are analyzed by the EM simulator, and unknown two-port Z(Y)-parameters of the embedded lumped-element device are extracted via matrix algebra. It is verified via numerical simulation that the proposed de-embedding method has higher accuracy than the conventional one, and the error factor in the conventional de-embedding method is mainly due to the equivalent circuit approximation of the parasitic circuit.
キーワード (和) MMIC / FET / ディエンベディング / 抽出 / 電磁界シミュレータ / 集中定数素子 / /  
(英) MMIC / FET / De-embedding / Extraction / EM simulator / Lumped-element / /  
文献情報 信学技報, vol. 109, no. 62, MW2009-15, pp. 35-40, 2009年5月.
資料番号 MW2009-15 
発行日 2009-05-21 (MW) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード MW2009-15 エレソ技報アーカイブへのリンク:MW2009-15

研究会情報
研究会 MW  
開催期間 2009-05-28 - 2009-05-28 
開催地(和) 岡山大 
開催地(英) Okayama Univ. 
テーマ(和) マイクロ波一般 
テーマ(英) Microwave Technologies 
講演論文情報の詳細
申込み研究会 MW 
会議コード 2009-05-MW 
本文の言語 日本語 
タイトル(和) 電磁界シミュレータを用いたディエンベディング手法 
サブタイトル(和)  
タイトル(英) De-embedding Method Using EM Simulator 
サブタイトル(英)  
キーワード(1)(和/英) MMIC / MMIC  
キーワード(2)(和/英) FET / FET  
キーワード(3)(和/英) ディエンベディング / De-embedding  
キーワード(4)(和/英) 抽出 / Extraction  
キーワード(5)(和/英) 電磁界シミュレータ / EM simulator  
キーワード(6)(和/英) 集中定数素子 / Lumped-element  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 平野 拓一 / Takuichi Hirano / ヒラノ タクイチ
第1著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Inst. of Tech.)
第2著者 氏名(和/英/ヨミ) 中野 洋 / Hiroshi Nakano / ナカノ ヒロシ
第2著者 所属(和/英) 株式会社アムシス (略称: アムシス)
AMMSYS. Inc. (略称: AMMSYS. Inc.)
第3著者 氏名(和/英/ヨミ) 平地 康剛 / Yasutake Hirachi / ヒラチ ヤスタケ
第3著者 所属(和/英) 株式会社アムシス (略称: アムシス)
AMMSYS. Inc. (略称: AMMSYS. Inc.)
第4著者 氏名(和/英/ヨミ) 広川 二郎 / Jiro Hirokawa / ヒロカワ ジロウ
第4著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Inst. of Tech.)
第5著者 氏名(和/英/ヨミ) 安藤 真 / Makoto Ando / アンドウ マコト
第5著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Inst. of Tech.)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2009-05-28 14:50:00 
発表時間 25分 
申込先研究会 MW 
資料番号 MW2009-15 
巻番号(vol) vol.109 
号番号(no) no.62 
ページ範囲 pp.35-40 
ページ数
発行日 2009-05-21 (MW) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会