講演抄録/キーワード |
講演名 |
2009-05-20 14:55
ビットレベル処理を考慮したセレクタ帰着型重み付き加算器 ○原 智昭・戸川 望・柳澤政生・大附辰夫(早大)・外村元伸(大日本印刷) VLD2009-2 |
抄録 |
(和) |
複数の入力値に総和が1になる重みを付加する重み付き加算演算がある。
この重み付き加算演算は複数枚の画像の重ね合わせ処理に使用されている.
本稿では,重み付き加算器の演算式を式変形し,セレクタ論理に帰着させることにより桁上げ伝幡遅延を削減した重み付き加算演器を提案する.
評価実験の結果,提案した重み付き加算演算器は,算術演算子を用いた演算器に比べ,速度優先設計で17%演算高速化を確認した. |
(英) |
Consider a weighted-sum operation, sum of whose weights becomes one.
This operation can be applied to various image processings such as alpha-blending and video overlay.
In this paper, we propose a weighted-sum circuit, in which we use selector logic by transforming bit-level operations.
Our weighted-sum circuit reduces carry propagations and thus decreases critical path delay.
Experimental results show that our proposed weighted-sum circuit improves their performance by 17%, compared with naive implementations. |
キーワード |
(和) |
セレクタ論理 / 重み付き加算器 / ビットレベル処理 / / / / / |
(英) |
selector logic / weighted-sum circui / transforming bit-level operations / / / / / |
文献情報 |
信学技報, vol. 109, no. 34, VLD2009-2, pp. 7-12, 2009年5月. |
資料番号 |
VLD2009-2 |
発行日 |
2009-05-13 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2009-2 |