電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-05-15 10:00
配線性とアクティビティを利用するFPGAの低消費電力化クラスタリング手法
江藤淳哉尼崎太樹飯田全広末吉敏則熊本大RECONF2009-10
抄録 (和) FPGA(Field Programmable Gate Array)は高い柔軟性を備えているが,専用回路であるASIC(Application Specific Integrated Circuit)に比べ消費電力が大きいという問題がある.現在,FPGA の製造プロセスはディープサブミクロン時代を迎えており,消費電力における静的電力の割合が相対的に大きくなっている.そのため,消費電力を削減するためには,動的電力だけでなく静的電力も削減する必要がある.この問題のEDA(Electronic Design Automation)レベルでの改善として,本稿ではクラスタベースFPGA において,動的電力の削減としてアクティビティを考慮し,また静的電力の削減として配線性を考慮したクラスタリングを行う.その結果,消費電力をT-RPack と比較して平均で26.1%,P-T-VPack と比較して平均で1.7%改善することができた. 
(英) Although FPGA(Field Programmable Gate Array) has high exibility, there is a problem that power consumption is larger than ASIC(Application Specific Integrated Circuit). The manufacturing process of FPGA
faces the deep-sub-micron era, and the proportion of a static power in power consumption is growing relatively now. Therefore, it is necessary to reduce not only a dynamic power but also a static power to improve power consumption. As an improvement at the EDA(Electronic Design Automation) level of this problem, we propose a new power-aware
clustering tool using both activity as a reduction of the dynamic power and routability as a reduction of the static power for cluster-based FPGA. As a result, the average power improvement is 26.1% over T-RPack and 1.7% over P-T-VPack.
キーワード (和) クラスタリング / クラスタベースFPGA / 低消費電力 / アクティビティ / 配線性 / / /  
(英) clustering / cluster-based FPGA / low-power / switching activity / routability / / /  
文献情報 信学技報, vol. 109, no. 26, RECONF2009-10, pp. 55-60, 2009年5月.
資料番号 RECONF2009-10 
発行日 2009-05-07 (RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード RECONF2009-10

研究会情報
研究会 RECONF  
開催期間 2009-05-14 - 2009-05-15 
開催地(和) 福井大学文京キャンパス 
開催地(英)  
テーマ(和) リコンフィギャラブルシステム,一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2009-05-RECONF 
本文の言語 日本語 
タイトル(和) 配線性とアクティビティを利用するFPGAの低消費電力化クラスタリング手法 
サブタイトル(和)  
タイトル(英) A low-power clustering tool using both routability and activity for FPGAs 
サブタイトル(英)  
キーワード(1)(和/英) クラスタリング / clustering  
キーワード(2)(和/英) クラスタベースFPGA / cluster-based FPGA  
キーワード(3)(和/英) 低消費電力 / low-power  
キーワード(4)(和/英) アクティビティ / switching activity  
キーワード(5)(和/英) 配線性 / routability  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 江藤 淳哉 / Junya Eto / エトウ ジュンヤ
第1著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第2著者 氏名(和/英/ヨミ) 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ
第2著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第3著者 氏名(和/英/ヨミ) 飯田 全広 / Masahiro Iida / イイダ マサヒロ
第3著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第4著者 氏名(和/英/ヨミ) 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ
第4著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2009-05-15 10:00:00 
発表時間 30 
申込先研究会 RECONF 
資料番号 IEICE-RECONF2009-10 
巻番号(vol) IEICE-109 
号番号(no) no.26 
ページ範囲 pp.55-60 
ページ数 IEICE-6 
発行日 IEICE-RECONF-2009-05-07 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会