講演抄録/キーワード |
講演名 |
2009-05-15 15:20
FPGAによるUPACSサブルーチンの高速化 ○横山隆哲・森下博和(慶大)・長名保範(成蹊大)・藤田直行(JAXA)・天野英晴(慶大) RECONF2009-18 |
抄録 |
(和) |
JAXA の開発した計算流体力学(CFD) パッケージUPACS をFPGA を複数用いた安価な計算システムを用いて高速化する研究を行っており、既に精度修正部、時間積分部の実装を行った。本報告では、UPACS の粘性項部の演算パイプラインを実装し、評価をおこなった。複数のVirtex-5 上に演算パイプラインを設計することで、従来のFortran コードをIntel Core 2Duo(2.66GHz) を用いたPC で実行した場合と比べて約209 倍の実行速度が見込めることが分かった。また、演算パイプライン内の演算器のレイテンシを変えることで、約192 倍の実行速度でスライス数の37%削減が見込める。 |
(英) |
A cost effective reconfigurable processing engine using multiple FPGAs for accelerating UPACS, a CFD package produced by JAXA has been developed. Two kernels; error modification routine and time integral routine; have been implemented in our past research. Here, we implemented a pipelined structure of the third routine; cell face variables routine on Virtex-5 FPGAs. 209 times performance of a PC using Intel Core 2Duo(2.66GHz) can be achieved. 37% slices can be reduced by reducing the execution time to 192 times. |
キーワード |
(和) |
FPGA / CFD / 専用計算機 / / / / / |
(英) |
FPGA / CFD / Custum Computer / / / / / |
文献情報 |
信学技報, vol. 109, no. 26, RECONF2009-18, pp. 103-108, 2009年5月. |
資料番号 |
RECONF2009-18 |
発行日 |
2009-05-07 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2009-18 |