お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-04-24 16:40
[特別講演]アナログ・デジタル混載システムにおけるクロストーク雑音の回路性能への影響とその対策
岩田 穆広島大/エイアールテックEMCJ2009-8
抄録 (和) 高精度な雑音測定とシミュレーションモデルに基づいて,クロストーク雑音がアナログ・デジタル混載システムの性能に与える影響について述べる.高精度,広帯域な雑音測定のために等価サンプルの原理に基づく雑音検出システムをラッチコンパレータによるオンチップ雑音検出器と雑音源としての論理セルアレイによる雑音源により実現した.多数のテストチップの測定により,100uV,100psの測定分解能を確認した.また,チップレベルの基板雑音のミュレーションのための,CMOS論理回路の充電シーケンスによる雑音生成モデルとシリコン基板メッシュのノード数をFマトリクス演算で2桁削減する技術を開発した.チップ・ボードレベルのA-D混載システムのシミュレーションを可能にし,雑音の影響を定量的に評価した.シミュレーション結果は測定結果と10%程度の誤差で一致した.さらにクロストークによる性能劣化を抑圧する技術についても述べる. 
(英) Based on accurate noise measurement techniques and simulation models for supply/substrate noise, effects of crosstalk noise to A-D mixed system performance are discussed. For accurate and wideband noise measurement, an on-chip noise detection system based on the equivalent sampling principle using high-speed latch and well defined noise sources. From the experiment of many kinds of CMOS test-chip, 100-µV and 100-ps resolutions were confirmed. In order to estimate chip level crosstalk noise, noise generation model based on capacitor charge sequence on large logic systems, and node reduction techniques of Si substrate resistive mesh using F-matrix arithmetic. Noise simulation model for A-D mixed systems including chips, package and PCB are also developed. Simulation results are well reproduces the measurement result within a 10% error. Solutions for reducing performance degradation due to crosstalk noise were also proposed.
キーワード (和) クロストーク雑音 / 基板雑音 / 雑音検出 / 等価サンプリング / 抵抗メッシュ / Fマトリクス演算 / /  
(英) crosstalk noise / substrate noise / noise detection / equivalent sampling / resistive mesh / F-matrix arithmetic / /  
文献情報 信学技報, vol. 109, no. 18, EMCJ2009-8, pp. 39-44, 2009年4月.
資料番号 EMCJ2009-8 
発行日 2009-04-17 (EMCJ) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード EMCJ2009-8

研究会情報
研究会 EMCJ  
開催期間 2009-04-24 - 2009-04-24 
開催地(和) 岡山大学 
開催地(英)  
テーマ(和) 対策/一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 EMCJ 
会議コード 2009-04-EMCJ 
本文の言語 日本語 
タイトル(和) アナログ・デジタル混載システムにおけるクロストーク雑音の回路性能への影響とその対策 
サブタイトル(和)  
タイトル(英)
サブタイトル(英)  
キーワード(1)(和/英) クロストーク雑音 / crosstalk noise  
キーワード(2)(和/英) 基板雑音 / substrate noise  
キーワード(3)(和/英) 雑音検出 / noise detection  
キーワード(4)(和/英) 等価サンプリング / equivalent sampling  
キーワード(5)(和/英) 抵抗メッシュ / resistive mesh  
キーワード(6)(和/英) Fマトリクス演算 / F-matrix arithmetic  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 岩田 穆 / Atsushi Iwata / イワタ アツシ
第1著者 所属(和/英) 広島大学/エイアールテック (略称: 広島大/エイアールテック)
Hiroshima University/A-R-Tec Corp., (略称: Hiroshima Univ./A-R-Tec Corp.,)
第2著者 氏名(和/英/ヨミ) / /
第2著者 所属(和/英) (略称: )
(略称: )
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2009-04-24 16:40:00 
発表時間 40分 
申込先研究会 EMCJ 
資料番号 EMCJ2009-8 
巻番号(vol) vol.109 
号番号(no) no.18 
ページ範囲 pp.39-44 
ページ数
発行日 2009-04-17 (EMCJ) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会