講演抄録/キーワード |
講演名 |
2009-04-24 16:40
[特別講演]アナログ・デジタル混載システムにおけるクロストーク雑音の回路性能への影響とその対策 ○岩田 穆(広島大/エイアールテック) EMCJ2009-8 |
抄録 |
(和) |
高精度な雑音測定とシミュレーションモデルに基づいて,クロストーク雑音がアナログ・デジタル混載システムの性能に与える影響について述べる.高精度,広帯域な雑音測定のために等価サンプルの原理に基づく雑音検出システムをラッチコンパレータによるオンチップ雑音検出器と雑音源としての論理セルアレイによる雑音源により実現した.多数のテストチップの測定により,100uV,100psの測定分解能を確認した.また,チップレベルの基板雑音のミュレーションのための,CMOS論理回路の充電シーケンスによる雑音生成モデルとシリコン基板メッシュのノード数をFマトリクス演算で2桁削減する技術を開発した.チップ・ボードレベルのA-D混載システムのシミュレーションを可能にし,雑音の影響を定量的に評価した.シミュレーション結果は測定結果と10%程度の誤差で一致した.さらにクロストークによる性能劣化を抑圧する技術についても述べる. |
(英) |
Based on accurate noise measurement techniques and simulation models for supply/substrate noise, effects of crosstalk noise to A-D mixed system performance are discussed. For accurate and wideband noise measurement, an on-chip noise detection system based on the equivalent sampling principle using high-speed latch and well defined noise sources. From the experiment of many kinds of CMOS test-chip, 100-µV and 100-ps resolutions were confirmed. In order to estimate chip level crosstalk noise, noise generation model based on capacitor charge sequence on large logic systems, and node reduction techniques of Si substrate resistive mesh using F-matrix arithmetic. Noise simulation model for A-D mixed systems including chips, package and PCB are also developed. Simulation results are well reproduces the measurement result within a 10% error. Solutions for reducing performance degradation due to crosstalk noise were also proposed. |
キーワード |
(和) |
クロストーク雑音 / 基板雑音 / 雑音検出 / 等価サンプリング / 抵抗メッシュ / Fマトリクス演算 / / |
(英) |
crosstalk noise / substrate noise / noise detection / equivalent sampling / resistive mesh / F-matrix arithmetic / / |
文献情報 |
信学技報, vol. 109, no. 18, EMCJ2009-8, pp. 39-44, 2009年4月. |
資料番号 |
EMCJ2009-8 |
発行日 |
2009-04-17 (EMCJ) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
EMCJ2009-8 |