| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-03-13 10:40 レイアウトを考慮した基板バイアスクラスタリング手法 ○濱本浩一（阪大）・橋本昌宜・密山幸男・尾上孝雄（阪大/JST）  VLD2008-159 |
|
| 抄録 | （和） | 近年、基板バイアス制御によるLSIの性能補償に関する研究が多く行われている。従来、回路ブロックが基板バイアス制御の空間的粒度となっていたが、回路ブロック内のゲートをクラスタ化することで性能補償時のリーク電力を減らす試みが提案されている。しかし、従来研究ではクラスタリングの際にレイアウトが考慮されていない。また、製造後の性能補償にかかるコストが大きいという問題がある。本研究では、低コストな製造後の性能補償手法を考え、それを実現するためのレイアウトを考慮した基板バイアスクラスタリング手法を提案する。超低電圧回路に提案手法を適用した実験結果により本手法の有効性を示す。 |
| （英） | Body bias control has been widely studied for performance compensation. In order to reduce leakage increase involved by performance compensation, body bias clustering methods which cluster gates in a circuit block are proposed. However, conventional methods have two problems. First, they do not care cell placement while clustering gates. Second, they require large test cost for post-silicon performance tuning. We propose a low-cost tuning scheme after fabrication and a layout aware body bias clustering method. We applied the proposed method to ultra-low voltage circuits and demonstrated effectiveness of the proposed method. | |
| キーワード | （和） | 基板バイアス / 基板バイアスクラスタリング / レイアウト / 性能補償 / / / / |
| （英） | body bias / body bias clustering / layout / performance compensation / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 478, VLD2008-159, pp. 195-200, 2009年3月. | |
| 資料番号 | VLD2008-159 | |
| 発行日 | 2009-03-04 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2008-159 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2009-03-11 - 2009-03-13 |
| 開催地（和） | 沖縄県男女共同参画センター |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Technology for a System-on-Silicon |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2009-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | レイアウトを考慮した基板バイアスクラスタリング手法 |
| サブタイトル（和） | |
| タイトル（英） | Layout Aware Cell Clustering for Body Biasing |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 基板バイアス / body bias |
| キーワード(2)（和/英） | 基板バイアスクラスタリング / body bias clustering |
| キーワード(3)（和/英） | レイアウト / layout |
| キーワード(4)（和/英） | 性能補償 / performance compensation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 濱本 浩一 / Koichi Hamamoto / ハマモト コウイチ |
| 第1著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 橋本 昌宜 / Masanori Hashimoto / ハシモト マサノリ |
| 第2著者 所属（和/英） | 大阪大学/JST-CREST (略称： 阪大/JST) Osaka University/JST-CREST (略称： Osaka Univ./JST-CREST) |
| 第3著者 氏名（和/英/ヨミ） | 密山 幸男 / Yukio Mitsuyama / ミツヤマ ユキオ |
| 第3著者 所属（和/英） | 大阪大学/JST-CREST (略称： 阪大/JST) Osaka University/JST-CREST (略称： Osaka Univ./JST-CREST) |
| 第4著者 氏名（和/英/ヨミ） | 尾上 孝雄 / Takao Onoye / オノエ タカオ |
| 第4著者 所属（和/英） | 大阪大学/JST-CREST (略称： 阪大/JST) Osaka University/JST-CREST (略称： Osaka Univ./JST-CREST) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-03-13 10:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2008-159 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.478 |
| ページ範囲 | pp.195-200 |
| ページ数 | 6 |
| 発行日 | 2009-03-04 (VLD) |
[研究会発表申込システムのトップページに戻る]