電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-03-13 15:15
各種3次元トランジスタを用いたシステムLSIのパターン面積縮小法
廣島 佑渡辺重佳湘南工科大
技報オンラインサービス実施中
抄録 (和) FinFET,ダブルゲートなどの各種3次元トランジスタを用いて,代表的な論理回路である全加算器をNAND等の基本回路のみ,パスゲート,複合ゲートで設計した時の平面型に対するパターン面積縮小効果を見積もった.NAND等の基本回路のみで設計した平面型と比較して,複合ゲートで設計したFinFET,ダブルゲートトランジスタ,スタック型トランジスタがそれぞれ20.05%,18.39%,16.40%のパターン面積で設計することが可能である. 
(英) We designed 1 bit Full Adder with FinFET, Double-Gate transistor. FinFET, Double-Gate transistor, Stacked type transistor designed by composite gate can be reduced 20.05%, 18.39%, 16.40% compared with that using planar transistor designed by only NAND, Inverter.
キーワード (和) FinFET / 独立したゲートを持つダブルゲートトランジスタ / スタック型3次元トランジスタ / 全加算器 / システムLSI / / /  
(英) FinFET / Independent-gate controlled Double-Gate transistor / Stacked type 3D transistor / Full adder / system LSI / / /  
文献情報 信学技報, vol. 108, no. 478, VLD2008-167, pp. 243-248, 2009年3月.
資料番号 VLD2008-167 
発行日 2009-03-04 (VLD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 VLD  
開催期間 2009-03-11 - 2009-03-13 
開催地(和) 沖縄県男女共同参画センター 
開催地(英)  
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英) Design Technology for a System-on-Silicon 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2009-03-VLD 
本文の言語 日本語 
タイトル(和) 各種3次元トランジスタを用いたシステムLSIのパターン面積縮小法 
サブタイトル(和)  
タイトル(英) Reduced pattern area technology of 3D transistor for system LSI 
サブタイトル(英)  
キーワード(1)(和/英) FinFET / FinFET  
キーワード(2)(和/英) 独立したゲートを持つダブルゲートトランジスタ / Independent-gate controlled Double-Gate transistor  
キーワード(3)(和/英) スタック型3次元トランジスタ / Stacked type 3D transistor  
キーワード(4)(和/英) 全加算器 / Full adder  
キーワード(5)(和/英) システムLSI / system LSI  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 廣島 佑 / Yu Hiroshima / ヒロシマ ユウ
第1著者 所属(和/英) 湘南工科大学大学院 (略称: 湘南工科大)
Shonan Institute of Technology (略称: Shonan Inst. of Tech.)
第2著者 氏名(和/英/ヨミ) 渡辺 重佳 / Shigeyoshi Watanabe / ワタナベ シゲヨシ
第2著者 所属(和/英) 湘南工科大学大学院 (略称: 湘南工科大)
Shonan Institute of Technology (略称: Shonan Inst. of Tech.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2009-03-13 15:15:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2008-167 
巻番号(vol) IEICE-108 
号番号(no) no.478 
ページ範囲 pp.243-248 
ページ数 IEICE-6 
発行日 IEICE-VLD-2009-03-04 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会