講演抄録/キーワード |
講演名 |
2009-03-13 14:15
統計的設計のための2つの指標の評価 ○吉田裕樹・高橋真吾・築山修治(中大) VLD2008-165 |
抄録 |
(和) |
遅延を統計的に扱う統計的設計を実用化するには,統計的静的遅延解析のような解析手法だけでなく,タイミング故障の検出手法や回路の最適化手法にも統計的な技法を導入する必要がある.本文では,パス遅延がクリティカル遅延になる確率および素子遅延とクリティカル遅延との相関係数という2 つの指標に着目し,これらの指標を計算するアルゴリズムを提案すると共に,モンテカルロ法による結果との比較を報告する.前者の指標はタイミング故障の検査手法を,後者の指標は回路の遅延最小化手法を検討する上で有用であり,どの程度の精度で計算可能かを調べておく必要がある. |
(英) |
In order to establish statistical design methodologies for LSI design, not only the statistical static timing analysis but also the delay fault detection and the circuit optimization are to be executed by statistical manners. In this paper, we consider two measures such as the probability for the delay of a path to be the critical delay and the correlation coefficient between the delay of a circuit element and the critical delay, and propose algorithms to compute these measures. Then, we evaluate the performances of these measures by comparing with Monte Carlo simulations. Since the probability and the correlation coefficient are useful for considering algorithms of the delay fault detection and the circuit optimization, respectively, we need to know their performances. |
キーワード |
(和) |
クリティカルパス / 遅延故障 / 回路最適化 / 統計的設計 / 確率 / 相関係数 / / |
(英) |
critical path / delay fault / circuit optimization / statistical design / probability / correlation coefficient / / |
文献情報 |
信学技報, vol. 108, no. 478, VLD2008-165, pp. 231-236, 2009年3月. |
資料番号 |
VLD2008-165 |
発行日 |
2009-03-04 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2008-165 |
研究会情報 |
研究会 |
VLD |
開催期間 |
2009-03-11 - 2009-03-13 |
開催地(和) |
沖縄県男女共同参画センター |
開催地(英) |
|
テーマ(和) |
システムオンシリコンを支える設計技術 |
テーマ(英) |
Design Technology for a System-on-Silicon |
講演論文情報の詳細 |
申込み研究会 |
VLD |
会議コード |
2009-03-VLD |
本文の言語 |
日本語 |
タイトル(和) |
統計的設計のための2つの指標の評価 |
サブタイトル(和) |
|
タイトル(英) |
Performance Evaluations of Two Measures for Statistical Design |
サブタイトル(英) |
|
キーワード(1)(和/英) |
クリティカルパス / critical path |
キーワード(2)(和/英) |
遅延故障 / delay fault |
キーワード(3)(和/英) |
回路最適化 / circuit optimization |
キーワード(4)(和/英) |
統計的設計 / statistical design |
キーワード(5)(和/英) |
確率 / probability |
キーワード(6)(和/英) |
相関係数 / correlation coefficient |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
吉田 裕樹 / Yuki Yoshida / ヨシダ ユウキ |
第1著者 所属(和/英) |
中央大学 (略称: 中大)
Chuo University (略称: Chuo Univ.) |
第2著者 氏名(和/英/ヨミ) |
高橋 真吾 / Shingo Takahashi / タカハシ シンゴ |
第2著者 所属(和/英) |
中央大学 (略称: 中大)
Chuo University (略称: Chuo Univ.) |
第3著者 氏名(和/英/ヨミ) |
築山 修治 / Shuji Tsukiyama / ツキヤマ シュウジ |
第3著者 所属(和/英) |
中央大学 (略称: 中大)
Chuo University (略称: Chuo Univ.) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2009-03-13 14:15:00 |
発表時間 |
25分 |
申込先研究会 |
VLD |
資料番号 |
VLD2008-165 |
巻番号(vol) |
vol.108 |
号番号(no) |
no.478 |
ページ範囲 |
pp.231-236 |
ページ数 |
6 |
発行日 |
2009-03-04 (VLD) |