電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-03-11 16:40
障害物を含む配線領域における並走配線最長化手法
末廣 傑小平行秀高橋篤司東工大
技報オンラインサービス実施中
抄録 (和) 近年,VLSIシステムの高速化にともない,PCBの配線設計において,信号遅延やシグナルインテグリティに配慮することが求められている.本稿では,PCB上での差動ペア信号等を含む信号遅延やシグナルインテグリティに配慮した配線手法の開発を目的に,指定長が与えられた差動ペア信号に割り当てるための配線領域を適切に評価する手法として,障害物を含む配線領域における2配線の完全並走配線の最長化を提案する.また,実験により提案手法の有効性を確認した. 
(英) Due to the speeding up of VLSI systems, the PCB routing design is requested to take signal delay and signal integrity into account. Our goal is to develop a routing method for PCB in which signal delay and signal integrity are taken into account. In this paper, in order to evaluate the routing area which is assigned to differential pair nets,
we propose a routing method for routing area with obstacles that generates a longer completely parallel dual path. In experiment, the effectiveness of our proposed method is confirmed.
キーワード (和) 指定長配線 / 並走配線 / 最大配線長 / プリント基板 / 遅延 / / /  
(英) specified length routing / parallel wire / maximum wire length / PCB / amount of delay / / /  
文献情報 信学技報, vol. 108, no. 478, VLD2008-136, pp. 59-64, 2009年3月.
資料番号 VLD2008-136 
発行日 2009-03-04 (VLD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 VLD  
開催期間 2009-03-11 - 2009-03-13 
開催地(和) 沖縄県男女共同参画センター 
開催地(英)  
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英) Design Technology for a System-on-Silicon 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2009-03-VLD 
本文の言語 日本語 
タイトル(和) 障害物を含む配線領域における並走配線最長化手法 
サブタイトル(和)  
タイトル(英) A Maximization Method of Parallel Wire Lengths in Routing Area With Lengths in Routing Area with Obstacles 
サブタイトル(英)  
キーワード(1)(和/英) 指定長配線 / specified length routing  
キーワード(2)(和/英) 並走配線 / parallel wire  
キーワード(3)(和/英) 最大配線長 / maximum wire length  
キーワード(4)(和/英) プリント基板 / PCB  
キーワード(5)(和/英) 遅延 / amount of delay  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 末廣 傑 / Suguru Suehiro / スエヒロ スグル
第1著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Inst. of Tech.)
第2著者 氏名(和/英/ヨミ) 小平 行秀 / Yukihide Kohira / コヒラ ユキヒデ
第2著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Inst. of Tech.)
第3著者 氏名(和/英/ヨミ) 高橋 篤司 / Atsushi Takahashi / タカハシ アツシ
第3著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Inst. of Tech.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2009-03-11 16:40:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2008-136 
巻番号(vol) IEICE-108 
号番号(no) no.478 
ページ範囲 pp.59-64 
ページ数 IEICE-6 
発行日 IEICE-VLD-2009-03-04 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会