電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-03-11 16:15
クロック周期短縮のための挿入遅延量を抑えた回路への遅延挿入法
谷 修平小平行秀高橋篤司東工大
技報オンラインサービス実施中
抄録 (和) 従来のクロックの同時分配を前提とする完全同期方式の下で合成された論理回路に対し,クロック分配回路を一般同期化することで回路性能を向上させることは可能であるが,必ずしも十分な性能向上が得られるとは限らない.十分な性能向上を達成するために,一般同期方式を前提とした論理回路合成技術の開発が求められている.本研究は,理想的なクロック分配回路が合成可能であるとの前提で,与えられた論理回路に遅延挿入することで達成可能な論理回路の性能を,出来る限り小規模な修正で達成するための遅延挿入手法の開発を目的とする.本稿では,関連する整数挿入遅延量最小化問題がNP困難に属することを証明するとともに,大規模回路へ適用可能な遅延挿入法を提案し,実験でその効果を確認した. 
(英) In general-synchronous framework, in which the clock is distributed periodically to each register but not necessarily simultaneously,
circuit performances are expected to be improved. For enough performance improvement, logic circuit synthesis method in general-synchronous framework is demanded. The purpose of this work is to develop a delay insertion method that realizes the maximum circuit performance in general synchronous framework by the minimum amount of inserted delays under the assumption that any clock schedule is realized by an deal clock distribution circuit. In this paper, we prove that the problem in which the amount of inserted delays is minimized is NP-hard. Then, we propose a new heuristic delay insertion method that can apply to large-scale circuits.
In experiments, we evaluated the proposed method.
キーワード (和) 一般同期回路 / 遅延挿入 / クロックスケジューリング / / / / /  
(英) General-synchronous circuits / Delay insertion / Clock scheduling / / / / /  
文献情報 信学技報, vol. 108, no. 478, VLD2008-135, pp. 53-58, 2009年3月.
資料番号 VLD2008-135 
発行日 2009-03-04 (VLD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 VLD  
開催期間 2009-03-11 - 2009-03-13 
開催地(和) 沖縄県男女共同参画センター 
開催地(英)  
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英) Design Technology for a System-on-Silicon 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2009-03-VLD 
本文の言語 日本語 
タイトル(和) クロック周期短縮のための挿入遅延量を抑えた回路への遅延挿入法 
サブタイトル(和)  
タイトル(英) A Delay Insertion Method for Clock Period Reduction with Fewer Delay Insertion in General-Synchronous Circuits 
サブタイトル(英)  
キーワード(1)(和/英) 一般同期回路 / General-synchronous circuits  
キーワード(2)(和/英) 遅延挿入 / Delay insertion  
キーワード(3)(和/英) クロックスケジューリング / Clock scheduling  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 谷 修平 / Shuhei Tani / タニ シュウヘイ
第1著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Inst. of Tech.)
第2著者 氏名(和/英/ヨミ) 小平 行秀 / Yukihide Kohira / コヒラ ユキヒデ
第2著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Inst. of Tech.)
第3著者 氏名(和/英/ヨミ) 高橋 篤司 / Atsushi Takahashi / タカハシ アツシ
第3著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Inst. of Tech.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2009-03-11 16:15:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2008-135 
巻番号(vol) IEICE-108 
号番号(no) no.478 
ページ範囲 pp.53-58 
ページ数 IEICE-6 
発行日 IEICE-VLD-2009-03-04 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会