| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-03-11 15:50 EDAツールを用いた低コスト一般同期クロックツリー合成手法 ○橋本浩良・小平行秀・高橋篤司（東工大）  VLD2008-134 |
|
| 抄録 | （和） | 市販EDAツール等のCTS（クロックツリー合成）機能を用いて，一般同期クロックツリーを合成することは可能であるが，合成されるクロックツリーのコストが増大する傾向にあり，多くの場合，設計上受け入れられない．本稿では，EDAのCTS機能を用いた実用的なクロックツリー合成手法を提案する．提案手法において，CTS機能に目標値として与える各FFのクロック入力タイミングは，CTS機能により合成されるクロックツリーのコストが小さくなるように設定される．実験において，提案手法により合成されたクロックツリーのコストが十分小さく，十分な回路性能を引き出すことが確認された． |
| （英） | Clock trees for general synchronous framework can be synthesized by using a clock tree synthesis (CTS) engine in EDA system. However, the cost of a synthesized clock tree tends to be large and is not acceptable in most cases in design scene. In this paper, we propose a practical clock tree synthesis method using a CTS engine in EDA system. In our proposed method, the clock input timing of each FF which is given to the CTS engine as a target is set so that the cost of clock tree synthesized by the CTS engine is small. In experiments, it is confirmed that the cost of the clock tree synthesized by our method is small enough and the clock tree enables enough circuit performance. | |
| キーワード | （和） | 一般同期 / クロックスケジュール / クラスタ / クロックツリー / EDA / / / |
| （英） | general synchronous / clock schedule / cluster / clock tree synthesis / EDA / / / | |
| 文献情報 | 信学技報, vol. 108, no. 478, VLD2008-134, pp. 47-52, 2009年3月. | |
| 資料番号 | VLD2008-134 | |
| 発行日 | 2009-03-04 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2008-134 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2009-03-11 - 2009-03-13 |
| 開催地（和） | 沖縄県男女共同参画センター |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Technology for a System-on-Silicon |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2009-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | EDAツールを用いた低コスト一般同期クロックツリー合成手法 |
| サブタイトル（和） | |
| タイトル（英） | A Lower Cost Clock Tree Synthesis Method in General-Synchronous Framework using an EDA tool |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 一般同期 / general synchronous |
| キーワード(2)（和/英） | クロックスケジュール / clock schedule |
| キーワード(3)（和/英） | クラスタ / cluster |
| キーワード(4)（和/英） | クロックツリー / clock tree synthesis |
| キーワード(5)（和/英） | EDA / EDA |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 橋本 浩良 / Hiroyoshi Hashimoto / ハシモト ヒロヨシ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 小平 行秀 / Yukihide Kohira / コヒラ ユキヒデ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 高橋 篤司 / Atsushi Takahashi / タカハシ アツシ |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-03-11 15:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2008-134 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.478 |
| ページ範囲 | pp.47-52 |
| ページ数 | 6 |
| 発行日 | 2009-03-04 (VLD) |
[研究会発表申込システムのトップページに戻る]