お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-03-06 15:50
CMOS集積回路におけるアナログ入力バッファ回路の特性解析
堀木由仁福田恵子都立産技高専EMD2008-144 エレソ技報アーカイブへのリンク:EMD2008-144
抄録 (和) 入力信号の性能確保に重要な役割をはたすアナログ入力バッファ回路に関して解析し、ソースフォロア回路と差動対の反転入力信号に対応できる反転増幅型入力バッファ回路により構成される相補形2入力バッファ回路を提案した。この回路の特徴は2つのMOSFETを直列に接続したシンプルな構成である。小信号等価回路および回路シミュレーションより、相補形2入力バッファ回路は、通常の入力バッファ回路(ソースフォロア)と同様の帯域を確保しつつ、約2倍の増幅度を持つこと、約45dBの同相雑音の除去効果が得られることが明らかとなった。このため、相補型入力バッファ回路は、集積回路の低電圧に対応可能な差動形インターフェース回路として活用できると考える。 
(英) Complementary-type analog input buffer is proposed for low-voltage operation in CMOS integrated circuits. It consists of a conventional source-follower and an inverter-type input buffer. Small-signal analysis and circuit simulation show that our new complementary-type analog input buffer has a comparable bandwidth and twice gain compared to source-follower. It is suitable for interface circuits for differential signal and is effective for common-mode noise reduction.
キーワード (和) 入力バッファ / アナログCMOS集積回路 / 低電圧化 / / / / /  
(英) input buffer / analog CMOS integrated circuits / low voltage operation / / / / /  
文献情報 信学技報, vol. 108, no. 466, EMD2008-144, pp. 41-44, 2009年3月.
資料番号 EMD2008-144 
発行日 2009-02-27 (EMD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード EMD2008-144 エレソ技報アーカイブへのリンク:EMD2008-144

研究会情報
研究会 EMD  
開催期間 2009-03-06 - 2009-03-06 
開催地(和) 工学院大学 
開催地(英) Kougakuin Univ. 
テーマ(和) ショートノート(卒論・修論特集) 
テーマ(英) Short note (Graduation thesis and master's thesis) 
講演論文情報の詳細
申込み研究会 EMD 
会議コード 2009-03-EMD 
本文の言語 日本語 
タイトル(和) CMOS集積回路におけるアナログ入力バッファ回路の特性解析 
サブタイトル(和)  
タイトル(英) Simulation study of analog input buffer characteristics in CMOS integrated circuits 
サブタイトル(英)  
キーワード(1)(和/英) 入力バッファ / input buffer  
キーワード(2)(和/英) アナログCMOS集積回路 / analog CMOS integrated circuits  
キーワード(3)(和/英) 低電圧化 / low voltage operation  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 堀木 由仁 / Yuuto Horiki / ホリキ ユウト
第1著者 所属(和/英) 東京都立産業技術高等専門学校 (略称: 都立産技高専)
Tokyo Metropolitan College of Industrial Technology (略称: Tokyo Metropolitan Coll. of Ind Tech.)
第2著者 氏名(和/英/ヨミ) 福田 恵子 / Keiko Fukuda / フクダ ケイコ
第2著者 所属(和/英) 東京都立産業技術高等専門学校 (略称: 都立産技高専)
Tokyo Metropolitan College of Industrial Technology (略称: Tokyo Metropolitan Coll. of Ind Tech.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2009-03-06 15:50:00 
発表時間 15分 
申込先研究会 EMD 
資料番号 EMD2008-144 
巻番号(vol) vol.108 
号番号(no) no.466 
ページ範囲 pp.41-44 
ページ数
発行日 2009-02-27 (EMD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会