電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-02-16 15:45
RTLパス数最小化のためのリソースバインディング法
植本雄一大竹哲史井上美智子藤原秀雄奈良先端大
抄録 (和) VLSI回路中の微小遅延を検出するテスト手法としてパス遅延故障テストがあるが,回路中の全パス数が膨大であるなど実用上の問題がある.本稿では,パス遅延故障テストのコスト削減のために,高位合成においてパス数の最小化,パス遅延故障テストが必要であるトゥルーパス数の最小化を目標とするリソースバインディング法を提案する.提案法は,レジスタからレジスタに至るRTLパス単位でのリソース共有を考慮することで,パス数の尐ないRTL回路を合成することができる.評価実験では,手法の有効性を示すとともに,パス数を削減することによって回路面積を小さくできることも示す. 
(英) Though path delay testing is promising to detect small delay in a VLSI circuit, it has a practical problem that the number of paths in a circuit is enormous. In this paper, in order to reduce path delay testing cost, we propose a resource biding method to minimize the number of paths and the number of true paths during high level synthesis, where true paths are paths whose path delay faults should be tested. The proposed method considers resource sharing among RTL paths (i.e., paths between registers in RTL circuit), and hence, synthesizes RTL circuits with small number of paths. Experimental results show the effectiveness of the proposed method, and also show that small number of paths induces small area of RTL circuits.
キーワード (和) 高位合成 / パス遅延故障 / リソースバインディング / フォールスパス判定 / テスト不要化 / / /  
(英) high level synthesis / path delay fault / resource binding / false path identification / / / /  
文献情報 信学技報, vol. 108, no. 431, DC2008-77, pp. 55-60, 2009年2月.
資料番号 DC2008-77 
発行日 2009-02-09 (DC) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 DC  
開催期間 2009-02-16 - 2009-02-16 
開催地(和) 機械振興会館 
開催地(英)  
テーマ(和) VLSI設計とテストおよび一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 DC 
会議コード 2009-02-DC 
本文の言語 日本語 
タイトル(和) RTLパス数最小化のためのリソースバインディング法 
サブタイトル(和)  
タイトル(英) Resource Binding to Minimize the Number of RTL Paths 
サブタイトル(英)  
キーワード(1)(和/英) 高位合成 / high level synthesis  
キーワード(2)(和/英) パス遅延故障 / path delay fault  
キーワード(3)(和/英) リソースバインディング / resource binding  
キーワード(4)(和/英) フォールスパス判定 / false path identification  
キーワード(5)(和/英) テスト不要化 /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 植本 雄一 / Yuichi Uemoto / ウエモト ユウイチ
第1著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: Nara Inst. of Scie and Tech.)
第2著者 氏名(和/英/ヨミ) 大竹 哲史 / Satoshi Ohtake / オオタケ サトシ
第2著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: Nara Inst. of Scie and Tech.)
第3著者 氏名(和/英/ヨミ) 井上 美智子 / Michiko Inoue / イノウエ ミチコ
第3著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: Nara Inst. of Scie and Tech.)
第4著者 氏名(和/英/ヨミ) 藤原 秀雄 / Hideo Fujiwara / フジワラ ヒデオ
第4著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: Nara Inst. of Scie and Tech.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2009-02-16 15:45:00 
発表時間 25 
申込先研究会 DC 
資料番号 IEICE-DC2008-77 
巻番号(vol) IEICE-108 
号番号(no) no.431 
ページ範囲 pp.55-60 
ページ数 IEICE-6 
発行日 IEICE-DC-2009-02-09 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会