電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-02-16 11:30
算盤アーキテクチャを用いた10進加算器とその剰余演算への応用
飯島唯仁魏 書剛群馬大
技報オンラインサービス実施中
抄録 (和) 従来、10進数を計算機上で扱うときは、BCD数表現が用いられる。それはBCD数を用いることによって、10進数の演算回路を2進数の演算回路として扱うことができるからである。しかし、BCD数の加算器は、算術演算における桁上げ伝搬や補正処理の問題から桁数に応じて演算時間が大きくのびてしまう。本稿では、10進数の算術演算をより高速に扱うために算盤アーキテクチャを導入する。まず、算盤数加算における桁上げ計算を高速化する手法を提案する。次に、剰余数系において算盤数を扱うアルゴリズムについて示す。最後にそれらの設計、回路評価を行い、提案した算盤アーキテクチャを用いた10進数演算回路の高速性を明らかにする。 
(英) In a decimal number system, arithmetic circuits are implemented by using the binary number representations well known as BCD codes, so that binary arithmetic circuits can be used for the realization of a decimal arithmetic circuit. However, the carry propagation will limit the speed of operations such as addition, subtraction and multiplication. In this paper, the abacus architecture is introduced to achieve high speed arithmetic circuits for the decimal number system. First we give a fast calculation method to obtain the carries in additions in the abacus architecture. Then we present residue addition algorithm using the abacus addition. The design and simulation results show that the proposed decimal arithmetic circuits based on the abacus architecture are high speed compared to the binary methods and our previous works.
キーワード (和) 算盤 / 10進加算 / 剰余数系 / VHDL / synopsys / / /  
(英) abacus / decimal addition / residue number system / VHDL / synopsys / / /  
文献情報 信学技報, vol. 108, no. 431, DC2008-71, pp. 19-23, 2009年2月.
資料番号 DC2008-71 
発行日 2009-02-09 (DC) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 DC  
開催期間 2009-02-16 - 2009-02-16 
開催地(和) 機械振興会館 
開催地(英)  
テーマ(和) VLSI設計とテストおよび一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 DC 
会議コード 2009-02-DC 
本文の言語 日本語 
タイトル(和) 算盤アーキテクチャを用いた10進加算器とその剰余演算への応用 
サブタイトル(和)  
タイトル(英) Decimal adder using abacus architecture and its application to residue arithmetic 
サブタイトル(英)  
キーワード(1)(和/英) 算盤 / abacus  
キーワード(2)(和/英) 10進加算 / decimal addition  
キーワード(3)(和/英) 剰余数系 / residue number system  
キーワード(4)(和/英) VHDL / VHDL  
キーワード(5)(和/英) synopsys / synopsys  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 飯島 唯仁 / Tadahito Iijima / イイジマ タダヒト
第1著者 所属(和/英) 群馬大学 (略称: 群馬大)
Gunma University (略称: Gunma Univ.)
第2著者 氏名(和/英/ヨミ) 魏 書剛 / Shugang Wei /
第2著者 所属(和/英) 群馬大学 (略称: 群馬大)
Gunma University (略称: Gunma Univ.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2009-02-16 11:30:00 
発表時間 25 
申込先研究会 DC 
資料番号 IEICE-DC2008-71 
巻番号(vol) IEICE-108 
号番号(no) no.431 
ページ範囲 pp.19-23 
ページ数 IEICE-5 
発行日 IEICE-DC-2009-02-09 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会