講演抄録/キーワード |
講演名 |
2009-02-16 11:30
算盤アーキテクチャを用いた10進加算器とその剰余演算への応用 ○飯島唯仁・魏 書剛(群馬大) DC2008-71 |
抄録 |
(和) |
従来、10進数を計算機上で扱うときは、BCD数表現が用いられる。それはBCD数を用いることによって、10進数の演算回路を2進数の演算回路として扱うことができるからである。しかし、BCD数の加算器は、算術演算における桁上げ伝搬や補正処理の問題から桁数に応じて演算時間が大きくのびてしまう。本稿では、10進数の算術演算をより高速に扱うために算盤アーキテクチャを導入する。まず、算盤数加算における桁上げ計算を高速化する手法を提案する。次に、剰余数系において算盤数を扱うアルゴリズムについて示す。最後にそれらの設計、回路評価を行い、提案した算盤アーキテクチャを用いた10進数演算回路の高速性を明らかにする。 |
(英) |
In a decimal number system, arithmetic circuits are implemented by using the binary number representations well known as BCD codes, so that binary arithmetic circuits can be used for the realization of a decimal arithmetic circuit. However, the carry propagation will limit the speed of operations such as addition, subtraction and multiplication. In this paper, the abacus architecture is introduced to achieve high speed arithmetic circuits for the decimal number system. First we give a fast calculation method to obtain the carries in additions in the abacus architecture. Then we present residue addition algorithm using the abacus addition. The design and simulation results show that the proposed decimal arithmetic circuits based on the abacus architecture are high speed compared to the binary methods and our previous works. |
キーワード |
(和) |
算盤 / 10進加算 / 剰余数系 / VHDL / synopsys / / / |
(英) |
abacus / decimal addition / residue number system / VHDL / synopsys / / / |
文献情報 |
信学技報, vol. 108, no. 431, DC2008-71, pp. 19-23, 2009年2月. |
資料番号 |
DC2008-71 |
発行日 |
2009-02-09 (DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
DC2008-71 |