お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-01-29 15:10
MXコアにおけるPE粒度変更による実行効率の改善
溝上雄太中野光臣飯田全広末吉敏則熊本大VLD2008-103 CPSY2008-65 RECONF2008-67
抄録 (和) MX コアは細粒度の演算器(Prpcessing Element:PE)を複数搭載した超並列SIMD(Single Instruction Multiple Data)型プロセッサである.MX コアは細粒度PE を超並列に動作させることでピーク性能を高めている.よって,その性能はPE の稼働状況(並列度)に依存する.一方,アプリケーションは一般に演算データのサイズや処理内容によって演算並列度は一定ではないため,常にすべてのPE で処理を行えるわけではない.本稿では,並列度の低いアプリケーションにおいてPE の稼働率を向上させる手法として,演算粒度を変更可能なPE アーキテクチャを提案する.提案アーキテクチャをRSA 暗号に適用した結果,従来アーキテクチャと比較して34%の性能改善が得られた. 
(英) MX-Core is a massively parallel SIMD(Single Instruction Multiple Data) type processor which have ne-grained computing units (PE). The performance of MX-Core depends on the utilization rate of PEs. Therefore,
it is necessary to achieve a high operational perfomance that it operate with high parallelism. However, the instruction level parallelism depends on applications or processing ,which is cause of performance deterioration in MX-Core. In this study,we proposed the unitable PE architecture. This architecture solves the parallelism problem of application. As a result, as compared with traditional architecture, the proposed architecture to RSA cryptography improves performance by 34% .
キーワード (和) MXコア / SIMD / 粒度 / / / / /  
(英) MX core / SIMD / granularity / / / / /  
文献情報 信学技報, vol. 108, no. 413, CPSY2008-65, pp. 69-74, 2009年1月.
資料番号 CPSY2008-65 
発行日 2009-01-22 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2008-103 CPSY2008-65 RECONF2008-67

研究会情報
研究会 VLD CPSY RECONF IPSJ-SLDM  
開催期間 2009-01-29 - 2009-01-30 
開催地(和) 慶応義塾大学(日吉) 
開催地(英)  
テーマ(和) FPGA応用および一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2009-01-VLD-CPSY-RECONF-SLDM 
本文の言語 日本語 
タイトル(和) MXコアにおけるPE粒度変更による実行効率の改善 
サブタイトル(和)  
タイトル(英) Improvement of Execution Efficiency by Applying Unitable PE Architecture for MX Core 
サブタイトル(英)  
キーワード(1)(和/英) MXコア / MX core  
キーワード(2)(和/英) SIMD / SIMD  
キーワード(3)(和/英) 粒度 / granularity  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 溝上 雄太 / Yuta Mizokami / ミゾカミ ユウタ
第1著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第2著者 氏名(和/英/ヨミ) 中野 光臣 / Mitsutaka Nakano / ナカノ ミツタカ
第2著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第3著者 氏名(和/英/ヨミ) 飯田 全広 / Masahiro Iida / イイダ マサヒロ
第3著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第4著者 氏名(和/英/ヨミ) 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ
第4著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2009-01-29 15:10:00 
発表時間 25分 
申込先研究会 CPSY 
資料番号 VLD2008-103, CPSY2008-65, RECONF2008-67 
巻番号(vol) vol.108 
号番号(no) no.412(VLD), no.413(CPSY), no.414(RECONF) 
ページ範囲 pp.69-74 
ページ数
発行日 2009-01-22 (VLD, CPSY, RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会