講演抄録/キーワード |
講演名 |
2009-01-29 10:05
FPGAアレイを用いてTFlopsを目指したポアソン方程式演算回路の実装と評価 ○佐藤一輝・バートルスレン バルス・関根優年(東京農工大) VLD2008-94 CPSY2008-56 RECONF2008-58 |
抄録 |
(和) |
近年,FPGAをHPC用途に使用する例が増加しつつある.我々は,大規模FPGAを搭載し,三次元方向にI/Oを装備した小型カードを大量に集積したものをFPGAアレイとして提案している.このFPGAアレイは,規模を任意に増減できるスケーラブルな設計であり,さらにホストPCから容易に制御を可能としたものである.本稿では,ポアソン方程式を浮動小数点数で差分法によって演算する回路をこのFPGAアレイに実装し,演算性能と消費電力について評価を行った.また,演算回路を多数並列に実装して大規模並列演算を行い,演算性能が1[TFlops]を達成するために必要なFPGAアレイの規模を示した. |
(英) |
In recent years, the examples which use FPGA for the HPC use are increasing. We propose FPGA array which accumulated a lot of small cards with the three-dimensional I/O that installed large-scale FPGA. The FPGA array is suited to the scalable design, and it is possible to control from the host PC easily. In this paper, we implemented the arithmetic circuit which calculated Poisson equation by the finite difference method in floating point number into the FPGA array, and the performance and power consumption are presented. In addition, we have designed arithmetic circuits worked in parallel, and show a number of FPGA array to achieve 1[TFlops]. |
キーワード |
(和) |
FPGA / HPC / スケーラブル / hw/sw複合体 / ポアソン方程式 / / / |
(英) |
FPGA / HPC / Scalable / hw/sw complex / Poisson epuation / / / |
文献情報 |
信学技報, vol. 108, no. 414, RECONF2008-58, pp. 19-24, 2009年1月. |
資料番号 |
RECONF2008-58 |
発行日 |
2009-01-22 (VLD, CPSY, RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2008-94 CPSY2008-56 RECONF2008-58 |