電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-01-22 09:00
1/fノイズの低減を考慮した差動増幅回路の設計
平野扶早淡野公一宮崎大)・田中 寿都城高専)・田村宏樹宮崎大
技報オンラインサービス実施中
抄録 (和) 本論文では, 様々な回路に広く用いられているMOSFETを用いた差動増幅回路に着目し, $1/f$ノイズ低減手法について述べている. センサインターフェースに応用される回路は微弱な信号であり, CMOSプロセスで設計する場合には低周波領域において顕著となる$1/f$ノイズが大きな問題となる. また, 近年の微細化に伴い, CMOSトランジスタの物理的な構造が変化し, 従来の$1/f$ノイズ低減手法を見直す必要がある. そこで本論文では, 差動増幅回路の入力換算$1/f$ノイズの式を理論的に導きだし, 0.18$\mu$mCMOSデバイスパラメータのノイズモデルを用いて, HSPICEによるシミュレーションを行った. その結果, 求めた理論式とHSPICEシミュレーションの結果はほぼ同じになった. また, チャネル幅及びチャネル長と$1/f$ノイズとの関係を確認し, 考察を行っている. 
(英) $1/f$ noise is serious problem in sensor interface circuits because the output signal of general sensors is very small amplitude and very low frequency. In addition, the physical structure of MOSFET has been changed with scaling down of the fabrication process.
In this paper, we derived
input referred $1/f$ noise of the differential amplifier in consideration of the
surface channel MOSFET. And the differential amplifier were evaluated through HSPICE simulations with 0.18$\mu$m CMOS device parameters.As the results,the simulation results are the same as the derived theoretical calculation. Furthermore, we considered the relation between $1/f$ noise and device sizes (channel width and length).
キーワード (和) ノイズ / $1/f$ノイズ / 差動増幅回路 / CMOSアナログ集積回路 / / / /  
(英) noise / $1/f$ noise / Differential Amplifier / CMOS analog integrated circuit / / / /  
文献情報 信学技報, vol. 108, no. 388, CAS2008-63, pp. 1-6, 2009年1月.
資料番号 CAS2008-63 
発行日 2009-01-15 (CAS, NLP) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 CAS NLP  
開催期間 2009-01-22 - 2009-01-23 
開催地(和) ホテルマリックス(宮崎) 
開催地(英)  
テーマ(和) 一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 CAS 
会議コード 2009-01-CAS-NLP 
本文の言語 日本語 
タイトル(和) 1/fノイズの低減を考慮した差動増幅回路の設計 
サブタイトル(和)  
タイトル(英) Design of Differential Amplifier in Consideration of 1/f Noise 
サブタイトル(英)  
キーワード(1)(和/英) ノイズ / noise  
キーワード(2)(和/英) $1/f$ノイズ / $1/f$ noise  
キーワード(3)(和/英) 差動増幅回路 / Differential Amplifier  
キーワード(4)(和/英) CMOSアナログ集積回路 / CMOS analog integrated circuit  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 平野 扶早 / Fusa Hirano / ヒラノ フサ
第1著者 所属(和/英) 宮崎大学 (略称: 宮崎大)
University of Miyazaki (略称: Miyazaki Univ.)
第2著者 氏名(和/英/ヨミ) 淡野 公一 / Koichi Tanno / タンノ コウイチ
第2著者 所属(和/英) 宮崎大学 (略称: 宮崎大)
University of Miyazaki (略称: Miyazaki Univ.)
第3著者 氏名(和/英/ヨミ) 田中 寿 / Hisashi Tanaka / タナカ ヒサシ
第3著者 所属(和/英) 都城工業高等専門学校 (略称: 都城高専)
Miyakonojo National College of Technology (略称: Miyakonojo Nat'l Coll of Tech)
第4著者 氏名(和/英/ヨミ) 田村 宏樹 / Hiroki Tamura / タムラ ヒロキ
第4著者 所属(和/英) 宮崎大学 (略称: 宮崎大)
University of Miyazaki (略称: Miyazaki Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2009-01-22 09:00:00 
発表時間 20 
申込先研究会 CAS 
資料番号 IEICE-CAS2008-63,IEICE-NLP2008-93 
巻番号(vol) IEICE-108 
号番号(no) no.388(CAS), no.389(NLP) 
ページ範囲 pp.1-6 
ページ数 IEICE-6 
発行日 IEICE-CAS-2009-01-15,IEICE-NLP-2009-01-15 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会