講演抄録/キーワード |
講演名 |
2008-12-12 16:10
チップ間ばらつき補正機能を有する基板バイアス制御を用いた0.42V動作486kb FD-SOI SRAM ○山口幸介・藤原英弘・竹内 隆・大竹 優・吉本雅彦・川口 博(神戸大) ICD2008-127 エレソ技報アーカイブへのリンク:ICD2008-127 |
抄録 |
(和) |
本発表では,FD-SOIのチップ間ばらつきを補正できる基板バイアス制御回路を搭載したSRAMの提案を行う.提案する基板バイアス制御回路は自動的にチップ間のしきい値ばらつきを検知し,補正することにより,メモリセルの動作マージンを改善することができる.0.15um FD-SOIデバイスを用いて486kb SRAMを試作し実測した結果,動作下限電圧を0.14V改善し,0.42Vでの動作を確認した. |
(英) |
We propose a novel substrate-bias control scheme for FD-SOI SRAM that suppresses inter-die variability and achieves low-voltage operation. Substrate-bias control circuits automatically detect an inter-die threshold-voltage variation, and then maximize read/write margins of memory cells. We confirmed that a 486-kb SRAM operates at 0.42V , in which an FS/SF corners can be compensated as much as 0.14V or more. |
キーワード |
(和) |
SRAM / FD-SOI CMOS / 基板バイアス制御 / チップ間ばらつき / / / / |
(英) |
SRAM / FD-SOI CMOS / Substrate-bias control / Inter-die variability / / / / |
文献情報 |
信学技報, vol. 108, no. 347, ICD2008-127, pp. 131-136, 2008年12月. |
資料番号 |
ICD2008-127 |
発行日 |
2008-12-04 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2008-127 エレソ技報アーカイブへのリンク:ICD2008-127 |