講演抄録/キーワード |
講演名 |
2008-11-17 15:50
階層型相互結合網における適応型ルーティングのハードウェア実装コストの検討 ○金子昌弘・三浦康之・渡辺重佳(湘南工科大) RECONF2008-44 |
抄録 |
(和) |
LSIの高集積化に伴い「オンチップマルチプロセッサ」が注目されるようになり,階層型相互結合網TESHが提案された.TESHの適応型ルーティングアルゴリズムとして3種類の手法が提案され、シミュレーションにより有用性が確認されたが、そのハードウェアコストや遅延の増加については未検証である.本稿では,TESHの適応型ルーティングのCS法とLS法をVHDLで作成し,ハードウェア量や遅延について評価する. |
(英) |
By progress of VLSI technology, "On-Chip-Multiprocessor" which processes in parallel on a wafer has been realized, and a hierarchical interconnection network TESH was proposed. Three types of adaptive routing algorithms of TESH were proposed and their availability was verified by software simulation. However, it has not verified about the increase of the hardware cost and delay. In this paper, the two types of adaptive routing algorithms of TESH (the CS algorithm and the LS algorithm) are designed by VHDL and the delay and hardware cost are evaluated. |
キーワード |
(和) |
相互結合網 / TESH / ルーティングアルゴリズム / / / / / |
(英) |
Interconnection Network / TESH / Routing Algorithm / / / / / |
文献情報 |
信学技報, vol. 108, no. 300, RECONF2008-44, pp. 33-38, 2008年11月. |
資料番号 |
RECONF2008-44 |
発行日 |
2008-11-10 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2008-44 |