講演抄録/キーワード |
講演名 |
2008-10-22 17:05
低電圧CMOSディジタル回路の特性バラツキ補償技術の構築 ○次田祐輔・上野憲一(北大)・廣瀬哲也(神戸大)・浅井哲也・雨宮好仁(北大) ICD2008-67 エレソ技報アーカイブへのリンク:ICD2008-67 |
抄録 |
(和) |
低電圧CMOSディジタル回路において, しきい値電圧のバラツキは回路特性を大きく変動させる. そこで本稿では, CMOSディジタル回路の特性バラツキをオンチップで補正する集積回路技術を提案する. この回路技術は, 回路動作のバラツキの原因となるオン電流のバラツキを, プロセス変動バラツキに強いリファレンス電流に規定することでディジタル回路の特性バラツキを抑制する. 提案回路は, 温度変動による動作バラツキにも適応可能である. この回路を0.35 $\mu$m CMOSパラメータにより設計を行い, SPICEシミュレーションにより補正動作を確認した. また, モンテカルロ解析により提案回路の有効性を確認した. 本提案回路技術を適用することで, ディジタル回路の遅延時間バラツキを約65\%補正可能である. これにより歩留まりの向上や設計動作マージンの緩和が期待できる. |
(英) |
In low-voltage CMOS digital circuits, threshold voltage varaition fluctuates circuit performance significantly. In this work, on-chip process compensation techniques for low-voltage CMOS digital circuits were proposed. We employed on-current compensation tehchniques in a digital circuit by using a reference current, that is independent of process variations. In addition, the technique can be applied to circuit performance's fluctuation induced by temperature change. We confirmed the operation of the circuit by a SPICE simulation with a set of 0.35-$\mu$m standard CMOS parameters, and performed Monte Carlo simulations assuming process spread and device mismatch in all MOSFETs. SPICE simulation demonstrated that the process variations of digital circuits were improved to 65\% by applying the proposed architecture. The techniques will be useful for on-chip process compensation of digital circuits. |
キーワード |
(和) |
CMOS / 低電圧ディジタル回路 / プロセスバラツキ / バラツキ補正 / / / / |
(英) |
CMOS / Low-voltage digital circuits / Process variation / Process compensation / / / / |
文献情報 |
信学技報, vol. 108, no. 253, ICD2008-67, pp. 49-54, 2008年10月. |
資料番号 |
ICD2008-67 |
発行日 |
2008-10-15 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2008-67 エレソ技報アーカイブへのリンク:ICD2008-67 |