講演抄録/キーワード |
講演名 |
2008-10-22 16:15
デジタル精度補正回路を搭載した高速・低電力CMOS量子化器 ○原田良枝・升井義博・吉田 毅・岩田 穆(広島大) ICD2008-65 エレソ技報アーカイブへのリンク:ICD2008-65 |
抄録 |
(和) |
広帯域ΔΣAD変換器に適用する、サンプリング周波数1GHz、分解能4ビットの自動補正機能付きフラッシュ型量子化器を90nmCMOSデバイスを用いて開発した。ラッチコンパレータのMOSサイズを小さくすることで、高速かつ低電力化を狙い、発生する量子化レベルの誤差に対しては容量アレイ負荷と逐次比較アルゴリズムで自動補正する回路を搭載した。テストチップ測定の結果、消費電力は1.13mW(@電源1V,クロック周波数600MHz)、最高動作周波数1.5GHzを達成した。積分非線形性INLは補正前1.24LSBであったが、補正後に0.22LSBに改善できた。 |
(英) |
A 1GHz sampling and 4bit resolution flash quantizer applied to a wideband ΔΣ analog-to-digital converter was developed with a 90nm CMOS technology. In order to achieve high speed and low power consumption, a latch comparator core was design with small size MOS devices, and quantization level error was calibrated by binary capacity arrays weighted by data automatically obtained by successive approximation algorithm. By measurement of the test chip, dissipation power of 1.13mW at 600MHz and 1.0V supply operation and the maximum clock frequency of 1.5GHz were obtained. The Integral Non Linearity (INL) which was 1.24LSB before calibration was improved to 0.22LSB by the calibration. |
キーワード |
(和) |
ΔΣADC / 多ビット量子化器 / 自動デジタル補正 / / / / / |
(英) |
Detla-Sigma ADC / multi-bit quantizer / auto-digital calibration / / / / / |
文献情報 |
信学技報, vol. 108, no. 253, ICD2008-65, pp. 37-42, 2008年10月. |
資料番号 |
ICD2008-65 |
発行日 |
2008-10-15 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2008-65 エレソ技報アーカイブへのリンク:ICD2008-65 |