| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-07-25 13:00 再構成・拡張可能なプロセッサへのブロック暗号Camelliaの実装 ○松尾一慶・阿部公輝（電通大）  ISEC2008-45 |
|
| 抄録 | （和） | ブロック暗号アルゴリズムCamelliaを再構成・拡張可能なプロセッサに実装し，構成パラメータを変えること，および，命令を拡張することによる所要サイクル数，総消費電力の変化をシミュレーション実験により測定した． キャッシュに着目した再構成により，所要サイクル数で約10%削減された． 主要な処理を1命令で実行する命令拡張により，所要サイクル数は拡張前の1/106，総消費電力値は拡張前の1/18となった． 命令拡張が与える影響をAESと比較すると，Camelliaでは総消費電力の削減に大きな効果がある． |
| （英） | Camellia, a block cipher algorithm, has been implemented on a configurable and extensible processor to measure cycles and power consumption required for processing the algorithm when varying the configuration parameters and/or extending the instruction set of the processor. Results of optimizing configuration parameters revealed the reduction of processing cycles by approximately 10%. Extending the instruction set reduced processing cycles and total power consumption by 1/106 and 1/18, respectively. The extension has larger effect on reducing total power consumption for processing Camellia than AES. |
|
| キーワード | （和） | Camellia / ブロック暗号 / 再構成・拡張可能プロセッサ / 消費電力 / サイクル数 / / / |
| （英） | Camellia / block cipher / configurable and extensible processor / power consumption / processing cycle / / / | |
| 文献情報 | 信学技報, vol. 108, no. 162, ISEC2008-45, pp. 75-80, 2008年7月. | |
| 資料番号 | ISEC2008-45 | |
| 発行日 | 2008-07-18 (ISEC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ISEC2008-45 |
|
| 研究会情報 | |
| 研究会 | ISEC SITE IPSJ-CSEC |
| 開催期間 | 2008-07-24 - 2008-07-25 |
| 開催地（和） | 福岡システムLSI総合開発センター |
| 開催地（英） | Fukuoka Institute of System LSI Design Industry |
| テーマ（和） | 一般．情報通信システムセキュリティ時限研究専門委員会（ICSS）、情報処理学会情報セキュリティ心理学とトラスト研究グループ (IPSJ-SPT）協賛 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ISEC |
| 会議コード | 2008-07-ISEC-SITE-CSEC |
| 本文の言語 | 日本語 |
| タイトル（和） | 再構成・拡張可能なプロセッサへのブロック暗号Camelliaの実装 |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Block Cipher Camellia with a Configurable and Extensible Processor |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Camellia / Camellia |
| キーワード(2)（和/英） | ブロック暗号 / block cipher |
| キーワード(3)（和/英） | 再構成・拡張可能プロセッサ / configurable and extensible processor |
| キーワード(4)（和/英） | 消費電力 / power consumption |
| キーワード(5)（和/英） | サイクル数 / processing cycle |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 松尾 一慶 / Kazuyoshi Matsuo / マツオ カズヨシ |
| 第1著者 所属（和/英） | 電気通信大学 (略称： 電通大) The University of Electro-Communications (略称： UEC) |
| 第2著者 氏名（和/英/ヨミ） | 阿部 公輝 / Koki Abe / アベ コウキ |
| 第2著者 所属（和/英） | 電気通信大学 (略称： 電通大) The University of Electro-Communications (略称： UEC) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-07-25 13:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ISEC |
| 資料番号 | ISEC2008-45 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.162 |
| ページ範囲 | pp.75-80 |
| ページ数 | 6 |
| 発行日 | 2008-07-18 (ISEC) |
[研究会発表申込システムのトップページに戻る]