| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-07-18 15:30 ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI）を有する高性能サブ35nmバルクCMOSFET ～ ハイブリッド・ゲート構造 ～ 大田裕之（富士通研）・川村和郎（富士通マイクロエレクトロニクス）・福留秀暢（富士通研）・田島 貢・岡部堅一（富士通マイクロエレクトロニクス）・○池田圭司・保坂公彦・籾山陽一・佐藤成生・杉井寿博（富士通研）  SDM2008-148 ICD2008-58 エレソ技報アーカイブへのリンク：SDM2008-148 ICD2008-58 |
|
| 抄録 | （和） | 本論文では新しい歪み技術である不純物閉じ込め層（DCL）をNMOSに、2層のNiフルシリサイド（Ni-FUSI）をPMOSにそれぞれ用いたハイブリッドゲート構造について報告する。DCL技術はIEDM2007において我々が報告した歪印加効果が大きいストレス・メモリー(SMT)に属する手法である。2層Ni-FUISIはFLA（フラッシュ・ランプ・アニール）を用いてPMOSゲートのみに選択的に形成した。結果として、PMOSの実効酸化膜換算膜厚の薄膜化による飽和電流の向上、仕事関数差によるしきい値変動からRoll-off特性の向上が得られた。またNMOSに関してもFLAによる不純物の活性化、実効酸化膜換算膜厚の多少の薄膜化による飽和電流の向上、ハローの不活性化抑制によるRoll-off特性の向上が得られた。性能としては|Vd|=1.0 VにおいてnMOSFET、pMOSFETで1255/759uA/umが得られた。 |
| （英） | We applied Flash Lamp Annealing (FLA) in Ni-silicidation to our developed Dopant Confinement Layer (DCL) structure for the first time. DCL technique is a novel Stress Memorization Technique (SMT). We successfully improved the short channel effect (SCE) with keeping a high drive current by FLA in Ni-silicidation. For pMOSFET, 2 layers Ni Fully-silicide (Ni-FUSI) was selectively formed on gates, and both effective work function (WF) control and thinner Teff are improved. On the other hand, unlike pMOS, Ni-FUSI process is not performed in nMOS. Both higher activation of halo and reduction of parasitic resistance in nMOSFET are improved by the combination of DCL structure and FLA in Ni-silicidation. Consequently, the higher drive currents of 1255 uA/um and 759 uA/um were obtained Ioff=122 nA/um and 112 nA/um at |Vd|=1.0 V for nMOSFET and pMOSFET, respectively. | |
| キーワード | （和） | SiGe / SMT / DCL / 高性能CMOS / FUSI / FLA / / |
| （英） | SiGe / SMT / DCL / High Performance CMOS / FUSI / FLA / / | |
| 文献情報 | 信学技報, vol. 108, no. 139, SDM2008-148, pp. 115-120, 2008年7月. | |
| 資料番号 | SDM2008-148 | |
| 発行日 | 2008-07-10 (SDM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2008-148 ICD2008-58 エレソ技報アーカイブへのリンク：SDM2008-148 ICD2008-58 |
|
| 研究会情報 | |
| 研究会 | ICD SDM |
| 開催期間 | 2008-07-17 - 2008-07-18 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 低電圧/低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2008-07-ICD-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI）を有する高性能サブ35nmバルクCMOSFET |
| サブタイトル（和） | ハイブリッド・ゲート構造 |
| タイトル（英） | High Performance Sub-35 nm Bulk CMOS with Hybrid Gate Structures of NMOS; Dopant Confinement Layer (DCL) / PMOS; Ni-FUSI by Using Flash Lamp Anneal (FLA) in Ni-Silicidation |
| サブタイトル（英） | Hybrid Gate Structures |
| キーワード(1)（和/英） | SiGe / SiGe |
| キーワード(2)（和/英） | SMT / SMT |
| キーワード(3)（和/英） | DCL / DCL |
| キーワード(4)（和/英） | 高性能CMOS / High Performance CMOS |
| キーワード(5)（和/英） | FUSI / FUSI |
| キーワード(6)（和/英） | FLA / FLA |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 大田 裕之 / Hiroyuki Ohta / オオタ ヒロユキ |
| 第1著者 所属（和/英） | 富士通研究所 (略称： 富士通研) Fujitsu Laboratories Ltd. (略称： Fujitsu Lab.) |
| 第2著者 氏名（和/英/ヨミ） | 川村 和郎 / Kazuo Kawamura / カワムラ カズオ |
| 第2著者 所属（和/英） | 富士通マイクロエレクトロニクス (略称： 富士通マイクロエレクトロニクス) Fujitsu Microelectronics Limited (略称： FML) |
| 第3著者 氏名（和/英/ヨミ） | 福留 秀暢 / Hidenobu Fukutome / フクトメ ヒデノブ |
| 第3著者 所属（和/英） | 富士通研究所 (略称： 富士通研) Fujitsu Laboratories Ltd. (略称： Fujitsu Lab.) |
| 第4著者 氏名（和/英/ヨミ） | 田島 貢 / Mitsugu Tajima / タジマ ミツグ |
| 第4著者 所属（和/英） | 富士通マイクロエレクトロニクス (略称： 富士通マイクロエレクトロニクス) Fujitsu Microelectronics Limited (略称： FML) |
| 第5著者 氏名（和/英/ヨミ） | 岡部 堅一 / Ken-ichi Okabe / オカベ ケンイチ |
| 第5著者 所属（和/英） | 富士通マイクロエレクトロニクス (略称： 富士通マイクロエレクトロニクス) Fujitsu Microelectronics Limited (略称： FML) |
| 第6著者 氏名（和/英/ヨミ） | 池田 圭司 / Keiji Ikeda / イケダ ケイジ |
| 第6著者 所属（和/英） | 富士通研究所 (略称： 富士通研) Fujitsu Laboratories Ltd. (略称： Fujitsu Lab.) |
| 第7著者 氏名（和/英/ヨミ） | 保坂 公彦 / Kimihiko Hosaka / ホサカ キミヒコ |
| 第7著者 所属（和/英） | 富士通研究所 (略称： 富士通研) Fujitsu Laboratories Ltd. (略称： Fujitsu Lab.) |
| 第8著者 氏名（和/英/ヨミ） | 籾山 陽一 / Yoichi Momiyama / モミヤマ ヨウイチ |
| 第8著者 所属（和/英） | 富士通研究所 (略称： 富士通研) Fujitsu Laboratories Ltd. (略称： Fujitsu Lab.) |
| 第9著者 氏名（和/英/ヨミ） | 佐藤 成生 / Shigeo Satoh / サトウ シゲオ |
| 第9著者 所属（和/英） | 富士通研究所 (略称： 富士通研) Fujitsu Laboratories Ltd. (略称： Fujitsu Lab.) |
| 第10著者 氏名（和/英/ヨミ） | 杉井 寿博 / Toshihiro Sugii / スギイ トシヒロ |
| 第10著者 所属（和/英） | 富士通研究所 (略称： 富士通研) Fujitsu Laboratories Ltd. (略称： Fujitsu Lab.) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第6著者 |
| 発表日時 | 2008-07-18 15:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2008-148, ICD2008-58 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.139(SDM), no.140(ICD) |
| ページ範囲 | pp.115-120 |
| ページ数 | 6 |
| 発行日 | 2008-07-10 (SDM, ICD) |
[研究会発表申込システムのトップページに戻る]