講演抄録/キーワード |
講演名 |
2008-06-26 14:45
MTCMOSパワーゲーティング回路の性能モデル化の一検討 ○彦坂勇介・立川雄一郎・宮島淳企・福井正博(立命館大) CAS2008-13 VLD2008-26 SIP2008-47 |
抄録 |
(和) |
90nm世代以前のプロセスでは,消費電力の大部分は負荷容量の充放電により消費される動的消費電力であったが,プロセス技術の発達に伴い65nm,45nmの世代では,トランジスタのリーク電流によって消費される電力である静的消費電力が増加する傾向にある.具体的には,65nm以降のプロセスになるとリーク電流が50%から70%に達すると予想されている.この為,リーク電流を削減することのできる低消費電力化技術のMTCMOS設計などが重要となる.本稿では,MTCMOSの性能モデル化方法について示す. |
(英) |
In the processes before the 90 nm generation, most of the power is consumed by the dynamic power which is consumed by the charge and discharge of the load capacitance. Accompanying with the progress of process technologies, the static power which is consumed by the leak current of transistors tends to increase. Specifically, it is expected that the leak current reaches from 50% to 70% when the process technology is smaller than 65 nm. Therefore, the MTCMOS is one of important techniques to reduce the leak current. We propose a performance modeling of MTCMOS in this paper. |
キーワード |
(和) |
MTCMOS / リークモデル / ラッシュカレント / ウェイクアップタイム / / / / |
(英) |
MTCMOS / leak model / rush current / wake up time / / / / |
文献情報 |
信学技報, vol. 108, no. 106, VLD2008-26, pp. 69-74, 2008年6月. |
資料番号 |
VLD2008-26 |
発行日 |
2008-06-19 (CAS, VLD, SIP) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CAS2008-13 VLD2008-26 SIP2008-47 |