| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-05-22 15:40 A Link Removal Methodology for Application-Specific Networks-on-chip on FPGAs ○Daihan Wang（Keio Univ./JST）・Hiroki Matsutani（Keio Univ.）・Michihiro Koibuchi（NII/JST）・Hideharu Amano（Keio Univ.）  RECONF2008-7 |
|
| 抄録 | （和） | (まだ登録されていません) |
| （英） | The regular 2-D mesh topology has been utilized for most of Network-on-Chips (NoCs) on FPGAs. Spatially biased traffic generated in some applications makes a customization method for removing links more efficient, since some links become low utilization, In this paper, a link removal strategy that customizes the router in NoC is proposed for reconfigurable systems in order to minimize the required hardware amount. Based on the pre-analyzed traffic information, links on which the communication amount is small are removed to reduce the hardware cost with enough performance being kept. Two policies are proposed to avoid deadlocks and they outperform up*/down* routing that is a representative deadlock-free routing on irregular topology. In the image recognition application susan, the proposed method can save 30% of the hardware amount without performance degradation. |
|
| キーワード | （和） | / / / / / / / |
| （英） | Network-on-Chip / Link / FPGA / Topology / Routing / / / | |
| 文献情報 | 信学技報, vol. 108, no. 48, RECONF2008-7, pp. 37-42, 2008年5月. | |
| 資料番号 | RECONF2008-7 | |
| 発行日 | 2008-05-15 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2008-7 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2008-05-22 - 2008-05-23 |
| 開催地（和） | 会津大学 |
| 開催地（英） | The University of Aizu |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2008-05-RECONF |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | A Link Removal Methodology for Application-Specific Networks-on-chip on FPGAs |
| サブタイトル（英） | |
| キーワード(1)（和/英） | / Network-on-Chip |
| キーワード(2)（和/英） | / Link |
| キーワード(3)（和/英） | / FPGA |
| キーワード(4)（和/英） | / Topology |
| キーワード(5)（和/英） | / Routing |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 王 代涵 / Daihan Wang / |
| 第1著者 所属（和/英） | 慶應義塾大学/JST (略称： 慶大/JST) Keio University/JST (略称： Keio Univ./JST) |
| 第2著者 氏名（和/英/ヨミ） | 松谷 宏紀 / Hiroki Matsutani / |
| 第2著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 鯉渕 道紘 / Michihiro Koibuchi / |
| 第3著者 所属（和/英） | 国立情報学研究所/JST (略称： NII/JST) National Institute of Informatics/JST (略称： NII/JST) |
| 第4著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / |
| 第4著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-05-22 15:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2008-7 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.48 |
| ページ範囲 | pp.37-42 |
| ページ数 | 6 |
| 発行日 | 2008-05-15 (RECONF) |
[研究会発表申込システムのトップページに戻る]