| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-05-16 13:00 PINを用いるアルゴリズム的耐タンパ認証装置の再考(その2) ○駒野雄一（東芝）・太田和夫（電通大）・三宅秀享・新保 淳（東芝）  ISEC2008-7 |
|
| 抄録 | （和） | GennaroらはPIN認証を行うアルゴリズム的耐タンパデバイス (ATP device) の概念を導入し，認証の誤り回数を数えるカウンタ装置の構成を与えた．我々は SCIS 2008 において，連続する認証失敗回数を数えるカウンタ装置を提案したが，この方式はより安全なメモリ領域 (read-proof かつ tamper-proof) を利用していた．本稿は，連続する認証失敗回数を数え，かつ，より安全なメモリ領域を使用しない2つのカウンタ装置の構成を与える．提案する装置の安全性は，帰着を用いたシミュレーションによる署名ではなく，具体的だが網羅的と思われる攻撃の成功確率を評価することにより保証される． |
| （英） | Gennaro et al.~discussed the algorithmic tamper proof (ATP) devices using the personal identification number (PIN); and proposed counter units which number the amount of wrong attempts in user authentication. At SCIS 2008, we proposed another unit which numbers the amount of consecutive wrong attempts; however, which requires the expensive memory area (both read-proof and tamper-proof area). In this report, we give two constructions of counter unit which number the amount of consecutive wrong attempts and have no use for such expensive memory area. Note that the security of them can be ensured by estimating the success probability of specific but exhaustive attacks. | |
| キーワード | （和） | アルゴリズム的耐タンパ性 (ATP) / 認証 / PIN / カウンタ装置 / カメレオンハッシュ関数 / / / |
| （英） | Algorithmic Tamper Proof (ATP) / Authentication / PIN / Counter Unit / Chameleon Hash Function / / / | |
| 文献情報 | 信学技報, vol. 108, no. 38, ISEC2008-7, pp. 43-48, 2008年5月. | |
| 資料番号 | ISEC2008-7 | |
| 発行日 | 2008-05-09 (ISEC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ISEC2008-7 |
|
| 研究会情報 | |
| 研究会 | ISEC |
| 開催期間 | 2008-05-16 - 2008-05-16 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ISEC |
| 会議コード | 2008-05-ISEC |
| 本文の言語 | 日本語 |
| タイトル（和） | PINを用いるアルゴリズム的耐タンパ認証装置の再考(その2) |
| サブタイトル（和） | |
| タイトル（英） | Reconsideration of Algorithmic Tamper Proof Devices using PIN (part 2) |
| サブタイトル（英） | |
| キーワード(1)（和/英） | アルゴリズム的耐タンパ性 (ATP) / Algorithmic Tamper Proof (ATP) |
| キーワード(2)（和/英） | 認証 / Authentication |
| キーワード(3)（和/英） | PIN / PIN |
| キーワード(4)（和/英） | カウンタ装置 / Counter Unit |
| キーワード(5)（和/英） | カメレオンハッシュ関数 / Chameleon Hash Function |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 駒野 雄一 / Yuichi Komano / コマノ ユウイチ |
| 第1著者 所属（和/英） | (株)東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第2著者 氏名（和/英/ヨミ） | 太田 和夫 / Kazuo Ohta / オオタ カズオ |
| 第2著者 所属（和/英） | 電気通信大学 (略称： 電通大) The University of Electro-Communications (略称： UEC) |
| 第3著者 氏名（和/英/ヨミ） | 三宅 秀享 / Hideyuki Miyake / ミヤケ ヒデユキ |
| 第3著者 所属（和/英） | (株)東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第4著者 氏名（和/英/ヨミ） | 新保 淳 / Atsushi Shimbo / シンボ アツシ |
| 第4著者 所属（和/英） | (株)東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-05-16 13:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ISEC |
| 資料番号 | ISEC2008-7 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.38 |
| ページ範囲 | pp.43-48 |
| ページ数 | 6 |
| 発行日 | 2008-05-09 (ISEC) |
[研究会発表申込システムのトップページに戻る]